[发明专利]三维相变化存储器装置及其制造方法

说明书

技术领域

本发明是有关于一种高密度的存储器元件，且特别是有关于一种以存储单元的多平面排列成三维阵列的存储器装置及其制造方法。 

背景技术

随着集成电路的尺寸逐渐缩小至一临界值，设计者已开始寻找叠层存储单元的多平面技术，以达到每位具有更高的储存容量以及更低的成本。在某些技术中，多个导电平面可通过一导电柱(conductive pillars)阵列彼此相交。个别存储单元是通过对应的导电柱与导电平面而选定。然而，此技术在阵列中的每一存储单元都须配置一整流器或二极管，因而造成了工艺的困难度且增加成本。可参考美国专利公开号2010-0270593-A1，名称为“Integrated Circuit3dMemory Array And Manufacturing Method”的文献。 

因此，本发明是提供一种三维集成电路存储器装置及其制造方法，该三维集成电路存储器装置是具有低制造成本，且包括可靠、容积小的存储器元件。 

发明内容

本发明是有关于一种存储器装置，包括一第一导体、一第二导体以及一存储单元。存储单元包括相变化存储材料位于一接口中，接口介于第一导体与第二导体之间，其中只由相变化存储材料的一非晶相的不同的非零厚度，代表储存于存储单元中的数据，没有任何储存于这些存储单元中的数据值，是对应于导电路径只有通过相变化存储材料的一结晶相。 

根据本发明，提出一种存储器装置，包括一存取阵列、多个导电层、一导电柱阵列以及多个存储单元。导电层通过多个绝缘层彼此分离且与存取阵列分离。导电柱阵列延伸通过导电层，在导电柱阵列中的导电柱对应接触于存取阵列中的存取阵列。存储单元的各别的电流路径中具有相变化 存储材料，电流路径介于这些对应的导电柱与对应的导电层之间，在所有存储单元中的相变化存储材料储存数据值，且相变化存储材料在各别的导电路径中，于一非晶相中具有不同的厚度。 

根据本发明，提出一种存储器装置的操作方法，存储器装置包括多个相变化存储单元，操作方法包括以下步骤。接收一数据以编程一选定的相变化存储单元，数据具有储存至选定的存储单元的多个数据值的其中之一，数据值是以在相变化存储单元中建立的多个电阻范围所代表，电阻范围是使用通过存储单元中的电流路径的非晶相存储材料的对应厚度所达成。提供一编程脉冲通过选定的相变化存储单元，编程脉冲用以编程存储单元中的数据，存储单元具有多个数据值，数据值是以多个电阻的非重叠范围所代表，电阻的非重叠范围包括一最低电阻范围，在存储单元中，最低电阻范围是以通过接口区域的相变化存储材料的不同的非晶相厚度来建立。 

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下： 

附图说明

图1绘示本发明实施例的多阶存储单元结构的剖视图。 

图2绘示绘示依据本发明实施例的多阶存储单元结构的导电柱与存储器材料层的顶面视图。 

图3绘示如图1的结构的图解示意图。 

图4绘示如图3的三维存储器阵列中具有四个导电柱的部分示意图。 

图5A至图5D绘示如图1的多阶结构的个别存储单元中的非晶相容积，用以代表存储器结构中的数据值。 

图6A至图6D绘示在有源区域的温度对时间关系图，此关系图大致对应于脉冲形状，且用于自较低的容积转换至较高的容积。 

图7A至图7C绘示在有源区域的温度对时间关系图，此关系图大致对应于脉冲形状，且用于自较高的容积转换至较低的容积。 

图8绘示代表可用以编程存储单元的一控制逻辑序列的流程图，包括基于存储单元的初始状态与目标状态选择一脉冲形状。 

图9绘示具有编程存储单元的水平叠层存储器结构的剖面图，相变化 材料设置于垂直导电柱的衬垫。 

图10绘示具有编程存储单元的水平叠层存储器结构的剖面图，其中水平导体包括相变化材料。 

图11至图14绘示本发明实施例的三维存储器结构的制造程序的各阶段。 

图15绘示本发明实施例的三维存储器结构的制造程序的一阶段。 

图16A至图16B绘示制造三维存储器结构的部分流程图。 

图17绘示依据本发明实施例的集成电路的简易方块图。 

【符号说明】 

10：半导体本体 

11、42、62、63、1110：位线 

12：浅沟道隔离结构 

13：漏极 

14：通道 

15：源极