[发明专利]一种穿通型瞬态电压抑制器

说明书

技术领域

本发明涉及一种穿通型瞬态电压抑制器，属于片外集成电路静电防护技术领域。

背景技术

随着电子工业的高速发展，时尚消费电子和便携式产品越来越多。而这些电子产品往往携带有很多的接口，需要跟其他电子设备通信，对于这些接口的可靠性设计关系严重关系到整台电子设备的使用寿命，其中ESD（Electrostatic Discharge，静电放电）问题是对这些接口可靠性设计的至关重要的问题。

当前，随着电子器件日益趋向小型化、高密度和多功能化，很容易受到静电放电的影响，我们知道，静电是时时刻刻到处存在的，在60年代，随着对静电非常敏感的MOS器件的出现，静电放电问题也应运而生，到70年代静电放电问题越来越来严重，80~90年代，随着集成电路的密度越来越大，一方面其二氧化硅膜的厚度越来越薄（微米变到纳米），导致集成电路静电的承受能力越来越低，因此，静电破坏已成为电子工业的隐形杀手，已引起了人们的广泛关注。

目前，对于集成电路的ESD防护问题的解决方案，通常有以下两种：

（1）在集成电路内部的I/O（Input/ Output，输入/输出）口内制作一个静电放电防护器件；

（2）在集成电路的PCB（Printed Circuit Board，印刷电路板）上放置瞬态电压抑制器来增加集成电路的可靠性；

由于受到集成电路内部芯片的面积限制，在集成电路内部增加静电放电防护器件极不方便，且防护能力也非常有限，所以，解决方案一的实用性不大，因此，为了增加集成电路的静电防护能力，在集成电路的PCB板上放置瞬态电压抑制器是十分重要的解决手段，但是，目前市面上的瞬态电压抑制器的电压钳位能力不高，正向和反向钳位能力相差较大，不能完全有效的防护正向和负向的静电脉冲，ESD防护效果不佳，而且生产工艺特殊，价格昂贵，难以满足当前数以万计的电子产品的需求。

发明内容

本发明所解决的技术问题是克服现有市面上的瞬态电压抑制器的电压钳位能力不高，正向和反向钳位能力相差较大，不能完全有效的防护正向和负向的静电脉冲，ESD防护效果不佳，而且生产工艺特殊，价格昂贵的问题。 

为了解决上述技术问题，本发明所采用的技术方案是：

一种穿通型瞬态电压抑制器，包括P衬底，其特征在于：

所述P衬底上表面设有一层氧化层，所述氧化层从中部划分为阳极区域和阴极区域；

所述 P衬底上表面位于阳极区域内设有一具有第二导电类型的N阱，所述N阱内设有一具有第二导电类型的第一N+有源注入区；

所述 P衬底上表面位于阴极区域内设有一具有第一导电类型的P阱，所述P阱内设有一具有第二导电类型的第二N+有源注入区；

所述第一N+有源注入区上设有连接到器件阳极的阳极金属连接片；

所述第二N+有源注入区上设有连接到器件阴极的阴极金属连接片。

前述的穿穿通型瞬态电压抑制器，其特征在于：所述P衬底的参杂浓度在1×10¹⁵~1×10¹⁶ atom/cm³。

前述的穿通型瞬态电压抑制器，其特征在于：所述P阱与设置在其内部的第二N+有源注入区之间的距离在0.5um~1.5um之间。

前述的穿穿通型瞬态电压抑制器，其特征在于：所述氧化层的厚度为0.8um~1.2um，且氧化层嵌入到P衬底内部的深度为0.1um~0.3um。

前述的穿穿通型瞬态电压抑制器，其特征在于：所述N阱的参杂浓度为7×10¹⁸~1×10¹⁹ atom/cm³之间。

前述的穿穿通型瞬态电压抑制器，其特征在于：所述P阱的参杂浓度在9×10¹⁷~5×10¹⁹atom/cm³之间。

前述的穿通型瞬态电压抑制器，其特征在于：所述第一N+有源注入区和第二N+有源注入区的参杂浓度相同，均在9×10¹⁹~1×10²¹ atom/cm³之间。

优选的，将两个或两个以上的穿通型瞬态电压抑制器并联，即将各穿通型瞬态电压抑制器阳极金属连接片相连接以及将各穿通型瞬态电压抑制器阴极金属连接片相连接。