[发明专利]一种自适应抗软错误存储单元及存储电路

说明书

技术领域

本发明属于集成电路设计领域，涉及一类存储电路，尤其涉及一种抗软错误的静态随机存储电路。

背景技术

静态随机存储器（SRAM）作为半导体存储器的主要部分被广泛应用，它是数字处理器，信息处理设备中必不可少的部件。静态随机存储器的主要核心是双稳态电路如图1所示，即由两个反相器交叉耦合构成，再加上控制单元读写两个开关，一个单元由六个元件组成。两个反相器的正反馈作用使单元维持在稳定的工作状态。SRAM在集成度和性能方面不如DRAM性能优越但是SRAM不需要刷新，外围电路简单，工作速度较快适合作高速缓冲存储器。

随着集成度提高，特征尺寸的降低，临界电荷和有效阈值降低使得抗噪声和软错误能力降低。而且在辐照环境中NMOS晶体管阈值电压VTN下降，而PMOS晶体管阈值电压VTP升高，致使反相器输入输出传输特性左移，严重时会使器件VIL、VIH漂移。噪声容限降低，SE（软错误）发生概率增大。单粒子效应是产生SE的导致因素之一。CMOS存储单元在辐照环境下操作会受到三种主要的瞬态辐照效应：单粒子闩锁，由剂量累积造成的性能降低，单粒子翻转。辐照在硅CMOS电路中引起的瞬态效应本质上是由于直接的电离作用产生的电荷的聚集和传输现象。聚集的电荷会在很短的时间间隔内改变电路内部节点电压。这些瞬态现象可能改变数字电路的以及模拟电路中的MOS管的电行为。引起半导体器件的软错误。因此会导致存储单元的信息丢失，严重的会导致错误的系统操作以及电路永久损坏。

SRAM电路常规设计中晶体管数目、速度、面积和功耗是设计需要关注的首要问题，而抗辐照设计常常会带来面积，功耗，速度等方面的损失。传统的抗辐照加固方法通常采用交叉耦合电阻加固结构（如图2），交叉耦合电阻可以在电压转变之前，淀积电荷在被扫出的瞬间加入RC常数，可以提高电路的抗单粒子能力，但是该方法是以牺牲电路速度为代价换来的。其中电阻越大，抗单粒子能力越强，电路延迟也就越大。同时，移动设备的性能需求日益增加，所以功耗的降低目标随着性能要求变得十分苛刻。降低功耗的方法之一是多电源电压，而在较低电源电压下SRAM的噪声容限会下降，软错误发生的概率增加。所以综合SRAM设计目标：高速，高稳定性，高存储量，小面积，低功耗，如何设计出一款稳定的，精致的读写速度满足需求的存储器成为现在需要解决的问题。

发明内容

针对现有技术中存在的技术问题，本发明的目的是提供一种新型的自适应抗软错误SRAM结构，具有标准CMOS工艺集成，面积小，适用性强，灵活度高，适于工作在高速高压的状态下，也可以工作在低速低压的状态下的特点。

静态随机存储器的抗软错误能力主要是加强器件灵敏区的抗单粒子翻转能力。对于普通SRAM，通过增大RC常数，对于自适应抗软错误SRAM则是利用可变电容的特点达到既可以抗软错误又可以高速读取。

本发明的上述目的是通过如下技术方案予以实现的：

一种SRAM结构，其具体方法如下：

（1）用M1、M3和M2、M4组成的两个反相器构成交叉耦合结构。其中四个晶体管的漏端V1,V2是数据的写入和读取端。

（2）在SRAM单元中有四个对撞击比较敏感的部位，即四个晶体管的漏端。在反相器两端分别加入MOS可变电容C1、C2，用来防止由于单粒子效应产生的瞬态尖峰而导致错误反转。MOS电容的电容量会随栅压的变化而变化。可变电容可以选取NMOS可变电容或PMOS可变电容或PN结可变电容，其中，MOS管可变电容将MOS管的源端和漏端互连后作为可变电容的一端，MOS管的栅极作为可变电容的另一端；对于NMOS可变电容，当衬底电压（即NMOS源端和漏端互连的一端）接固定电平VB，栅极与反相器的漏端连接，可变电容NMOS的栅上电压由于外界干扰突然增大，此时可变电容由于两端电压差增加电容值会增大，由于单粒子事件产生的大量粒子分布在较大电容上，此时大电容上产生的电压变化量较小。这样就可以减少SRAM误翻转。

（3）可变电容C1,C2一端接晶体管的漏端，另一端接参考电压VB。参考电压由芯片内部产生与电源电压相关。当电源电压较高时，SRAM噪声容限较大抗单粒子能力强，此时可以设置VB为较高电压例如设为电源电压值，C1，C2电容值最小，适应高速的读写。而VB的确定需要根据工艺和工作电压调整，当使其电容值最小时，读写速度可以达到最大。当电源电压较低时，SRAM噪声容限小，抗噪声能力弱，容易发生软错误，此时存储器处于保持状态可以设置VB为较低值，可以小于GND，使电容值最大，稳定性最高。