[发明专利]应用于沟槽型MOS器件的沟槽栅及其制备方法

说明书

技术领域

本发明涉及半导体集成电路制造工艺，尤其涉及一种应用于沟槽型MOS器件的沟槽栅及其制备方法。

背景技术

传统的平面型MOS(金属氧化物半导体)器件中，其MOS晶体管的源极、栅极和漏极都位于硅片的水平面上，不仅占用的面积大，而且导通电阻和功耗也较大，无法满足功率器件小型化和低功耗化的要求。而沟槽型MOS器件巧妙地将晶体管的栅极形成于垂直于硅片表面的沟槽内，从而使导通通道转移到硅片的纵向方向，这样做有三个优点：(1)缩小器件面积，进一步提高器件集成密度，(2)有效降低了导通电阻和功耗，(3)基本消除了空穴在P阱的横向流动，有效地抑制了pnpn闩锁效应(pnpn闩锁效应是指当器件的工作电流比闩锁临界电流大时，器件的寄生pnpn管会导通，而此时实际控制器件的MOS管可能还没导通，因此就无法由外电路通过MOS管来控制器件的关断)。因此沟槽型MOS器件被普遍应用于功率器件。

在沟槽型MOS器件制造工艺中，晶体管的栅极在沟槽内部形成，用来控制MOS器件的开与关，因此沟槽栅的制作是非常关键和重要的工艺，图1是传统沟槽栅的结构，其制备工艺主要包括以下步骤：(1)在需要制作沟槽栅的硅基片100上经由光刻和刻蚀的方法形成沟槽400；(2)使用湿法清洗或牺牲氧化的方法去除沟槽表面的缺陷和杂质；(3)栅氧化层201的生长；(4)多晶硅700的填充；(5)经由光刻和刻蚀的方法形成最终所需的由多晶硅700和栅氧化层201组成的沟槽栅结构。在上述方法中，因为步骤(1)所形成的沟槽顶角404很尖锐(90°直角)，电荷容易在此累积并形成较密集的电场(尖端放电)，在施加同样的外部电压的情况下，容易在沟槽顶角404处发生电击穿(Break down)而形成漏电，而在沟槽的侧壁和底部因为没有电场的累积而不容易发生击穿，因此沟槽顶角404处的击穿电压(BV:Breakdown Voltage)通常都会小于沟槽的侧壁和底部的击穿电压，这个较小的击穿电压也决定了整个器件的击穿电压。因此在传统工艺中，往往因为在尖锐的沟槽顶角404处容易发生电击穿而降低了整个器件的击穿电压。

发明内容

本发明解决的技术问题是提供一种应用于沟槽型MOS器件的沟槽栅及其制备方法，通过两次热氧化法来圆滑沟槽的顶角，以解决传统沟槽栅结构中因尖锐沟槽顶角而导致的击穿电压降低的问题，提高整个器件最终的击穿电压。

为解决上述技术问题，本发明提供一种应用于沟槽型MOS器件的沟槽栅的制备方法，包括以下步骤：

(1)在需要制作沟槽栅的硅基片上依次生长第一栅氧化层和氮化硅层；

(2)依次刻蚀氮化硅层和第一栅氧化层以形成沟槽开口；

(3)使用热氧化法在沟槽开口处生长一二氧化硅层，形成圆滑后的沟槽顶角；

(4)以沟槽表面剩余的氮化硅层为刻蚀掩模，刻蚀去除沟槽开口处的二氧化硅层；

(5)以沟槽表面剩余的氮化硅层为刻蚀掩模，刻蚀硅基片，形成沟槽；

(6)使用热氧化法在沟槽侧壁和圆滑后的沟槽顶角处生长第二栅氧化层，获得再次圆滑后的沟槽顶角；

(7)使用湿法刻蚀法去除沟槽表面剩余的氮化硅层；

(8)使用化学气相淀积方法在沟槽内填充多晶硅；

(9)经由光刻和刻蚀的方法形成最终所需的由多晶硅、第一栅氧化层和第二栅氧化层组成的具有圆滑顶角的沟槽栅结构。

在步骤(1)中，在所述第一栅氧化层生长之前，使用湿法清洗和/或牺牲氧化的方法去除硅基片表面的缺陷和杂质。所述第一栅氧化层使用热氧化法生长，其生长温度为750-1100℃，其厚度为50-5000埃。所述氮化硅层采用低压化学气相淀积方法生长，其厚度为1000-5000埃。

在步骤(3)中，所述的热氧化法包括干法氧化和湿法氧化，其生长温度为750-1100℃，在热氧化生长所述二氧化硅层的过程中需要消耗一部分硅基片里的硅，硅基片上位于沟槽顶角处的硅也会被消耗掉一小部分，形成圆滑后的沟槽顶角。所述二氧化硅层的厚度为100～10000埃。

在步骤(4)中，所述的刻蚀是指各项同性的湿法刻蚀。优选地，所述的刻蚀是指以氢氟酸或被氟化铵缓冲的稀氢氟酸为主要刻蚀溶剂的各向同性的湿法刻蚀。

在步骤(6)中，在所述第二栅氧化层生长之前，使用湿法清洗的方法去除所述沟槽侧壁和圆滑后的沟槽顶角处的缺陷和杂质。所述第二栅氧化层使用热氧化法生长，其生长温度为750-1100℃，厚度为50-5000埃。所述第二栅氧化层的厚度和第一栅氧化层的厚度相同。