[发明专利]一种移位寄存单元、显示面板及显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存单元、显示面板及显示装置。

背景技术

液晶显示器(liquid crystal display，LCD)或有机发光二极管（Organic Light-Emitting Diode,OLED）具有低辐射、体积小及低耗能等优点，已逐渐在部分应用中取代传统的阴极射线管显示器(Cathode Ray Tube display，CRT)，因而被广泛地应用在笔记本电脑、个人数字助理(Personal Digital Assistant，PDA)、平面电视，或移动电话等信息产品上。传统液晶显示器的方式是利用外部驱动芯片来驱动面板上的芯片以显示图像，但为了减少元件数目并降低制造成本，近年来逐渐发展成将驱动电路结构直接制作于显示面板上，例如采用将栅极驱动电路(gate driver)整合于液晶面板(Gate On Array，GOA)的技术。

现有的移位寄存单元的典型结构如图1所示，其中，VGL为低电压信号，晶体管T0、晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5和晶体管T6均为非晶硅晶体管，即均为n型晶体管。若V1为高电平信号，V2为低电平信号，当前一级移位寄存单元输出高电平信号时，即OUT（n-1）为高电平信号，时钟阻碍信号CLKB为低电平信号，晶体管T0开启，P点为高电平信号，晶体管T3和晶体管T4均开启，该移位寄存单元输出低电平信号，即OUT（n）为低电平信号；当时钟阻碍信号CLKB为高电平信号时，Q点的电位在时钟阻碍信号CLKB变为高电平信号时迅速升高，之后又由于晶体管T3的开启，Q点的电位又会由高电位变为低电位，因此，Q点的电位会有一个在前述电位迅速升高之后，又被迅速被下拉至VGL的过程，此时，由于晶体管T2在Q点的作用下会开启，而晶体管T2的开启会对P点的电位进一步产生下拉作用，进而影响OUT（n）的输出电压，当晶体管T3的沟道宽度与理论设计值接近时，例如当晶体管T3的沟道宽度为理论设计值340μm时，如图2所示，Q点的电位会被迅速的拉低至VGL（图2中虚线椭圆内的部分），晶体管T2开启时间很短，不会对P点的电位造成影响。此时，虽然OUT（n-1）不再是高电平信号，但是由于电容C2的存储作用，P点依然保持高电位，晶体管T4保持开启，因此，该移位寄存单元输出高电平信号，即OUT（n）为高电平信号，由于电容C2的自举作用，P点的电位再次升高，使得晶体管T4的驱动能力较强，从而保证了OUT（n）能够快速地由低电平变为高电平。

而当晶体管T3的沟道宽度与理论设计值相差较远时，例如当晶体管T3的沟道宽度为20μm，而理论设计值为340μm时，如图3所示，由于受晶体管T3的沟道宽度的限制，晶体管T3的放电能力有限，导致Q点的电位被拉低的时间比起图2中Q点被下拉的时间已大大加长（图3中实线椭圆内的部分），从而延长了晶体管T2的开启时间，这会使得P点的电位无法再次升高（图3中虚线椭圆内的部分），导致P点的电位不够高，由于P点的电位即为晶体管T4的栅极的电位，因此，这会导致晶体管T4的驱动能力比较差，从而导致在时钟阻碍信号CLKB由低电平信号变为高电平信号时，该移位寄存单元输出的信号从低电平变为高电平的时间比较长，即OUT（n）的信号输出会不正常（图3中实线圆内的部分）。

综上，当采用现有的移位寄存单元的结构时，移位寄存单元中的晶体管均为非晶硅晶体管，若晶体管T3的沟道宽度远小于理论设计值时，会导致晶体管T2的开启时间延长，这可能会导致P点的电位无法再次升高，从而导致了该移位寄存单元的输出信号不正常。

发明内容

本发明实施例提供了一种移位寄存单元、显示面板及显示装置，用以解决在现有的移位寄存单元中的晶体管均为非晶硅晶体管，且晶体管T3的沟道宽度远小于理论设计值时，会导致晶体管T2的开启时间延长，这可能会导致该移位寄存单元的输出信号不正常的问题。

基于上述问题，本发明实施例提供的一种移位寄存单元，包括驱动模块、输出模块、第一晶体管和第二晶体管；