[发明专利]一种脉宽调制信号接收电路

权利要求书

1.一种脉宽调制信号接收电路，其特征在于：包括译码电路，以及用于接收脉宽信号并产生控制译码电路工作信号的脉宽信号接收及控制电路；所述译码电路将接收到的脉宽信号转换为数字信号输出。

2.根据权利要求1所述的一种脉宽调制信号接收电路，其特征在于：所述脉宽信号接收及控制电路包括：第一D触发器、第二D触发器、第三D触发器、第四D触发器、第五D触发器、第六D触发器、第七D触发器、第八D触发器、第九D触发器、第一与门、第一或门、第一或非门和第二或非门；

所述第一D触发器的时钟输入端连接至时钟信号输入端CLK，第一D触发器的数据输入端连接至脉宽信号输入端PWM，第一D触发器的正向输出端连接至第二D触发器的数据输入端；

所述第二D触发器的时钟输入端连接至时钟信号输入端CLK，第二D触发器的正向输出端连接至第三D触发器的数据输入端；

所述第三D触发器的时钟输入端连接至时钟信号输入端CLK，第三D触发器的正向输出端连接至第四D触发器的数据输入端，第三D触发器的反向输出端分别连接至第一或门的一个输入端和第一或非门的一个输入端；

所述第四D触发器的时钟输入端连接至时钟信号输入端CLK；第四D触发器的正向输出端连接至第五D触发器的数据输入端；

所述第五D触发器的时钟输入端连接至时钟信号输入端CLK；第五D触发器的正向输出端连接至第六D触发器的数据输入端；

所述第六D触发器的时钟输入端连接至时钟信号输入端CLK，第六D触发器的正向输出端分别连接至第七D触发器的数据输入端、第一或门的一个输入端和第二或非门的一个输入端；

所述第七D触发器的时钟输入端连接至时钟信号输入端CLK，第七D触发器的数据输入端分别连接至第六D触发器的正向输出端、第一或门的一个输入端和和第二或非门的一个输入端；第七D触发器的正向输出端连接至第八D触发器的数据输入端；

所述第八D触发器的时钟输入端连接至时钟信号输入端CLK，第八D触发器的正向输出端连接至第九D触发器的数据输入端；

所述第九D触发器的时钟输入端连接至时钟信号输入端CLK；第九D触发器的反向输出端连接至第一或非门的一个输入端和第二或非门的一个输入端；

所述第一与门的一个输入端连接至时钟信号输入端CLK，第一与门的另一个输入端连接至第一或非门的输出端LOG3，第一与门的输出端连接至控制信号端LOG1_CLK；

第一或门的一个输入端连接至第三D触发器的反向输出端及第一或非门的一个输入端，第一或门的另一个输入端连接至第六D触发器的数据输出端、第七D触发器的数据输入端和第二或非门的一个输入端，第一或门的输出端连接至控制信号端LOG2；

第一或非门的一个输入端连接至第三D触发器的反向输出端及第一或门的一个输入端，第一或非门的另一个输入端连接至第九D触发器的反向输出端及第二或非门的一个输入端，第一或非门的输出端连接至控制信号端LOG3；

第二或非门的一个输入端连接至第六D触发器的正向输出端、第七D触发器的数据输入端和第一或门的一个输入端，第二或非门的另一个输入端连接至第九D触发器的反向输出端及第一或非门的一个输入端，第二或非门的输出端连接至控制信号端LOG4。

3.根据权利要求1所述的一种脉宽调制信号接收电路，其特征在于：所述译码电路包括：第十D触发器、第十一D触发器、第十二D触发器、第十三D触发器、第十四D触发器、第十五D触发器、第十六D触发器、第十七D触发器、第十八D触发器、第十九D触发器、第二十D触发器、第二十一D触发器、第二十二D触发器、第二十三D触发器和第三或非门；

所述第十D触发器的时钟输入端连接至脉宽信号接收及控制电路的输出端LOG1_CLK，第十D触发器的数据输入端连接至第三或非门的输出端，第十D触发器的正向输出端连接至第十一D触发器的数据输入端和第三或非门的一个输入端，第十D触发器的复位端连接至脉宽信号接收及控制电路的输出端LOG2；

所述第十一D触发器的时钟输入端连接至脉宽信号接收及控制电路的输出端LOG1-_CLK，第十一D触发器的数据输入端连接至第三或非门的一个输入端，第十一D触发器的正向输出端连接至第十二D触发器的时钟输入端和第三或非门的另一个输入端，第十一D触发器的复位端连接至脉宽信号接收及控制电路的输出端LOG2；

所述第十二D触发器的时钟输入端连接至第三或非门的一个输入端，第十二D触发器的数据输入端连接至自身的反向输出端及第十三D触发器的时钟输入端，第十二D触发器的正向输出端连接至第十八D触发器的数据输入端，第十二D触发器的复位端连接至脉宽信号接收及控制电路的输出端LOG2；

所述第十三D触发器的时钟输入端连接至第十二D触发器的反向输出端及第十二D触发器的数据输入端，第十三D触发器的数据输入端连接至自身的反向输出端及第十四D触发器的时钟输入端，第十三D触发器的正向输出端连接至第十九D触发器的数据输入端，第十三D触发器的复位端连接至脉宽信号接收及控制电路的输出端LOG2；

所述第十四D触发器的时钟输入端连接至第十三D触发器的反向输出端及第十三D触发器的数据输入端，第十四D触发器的数据输入端连接至自身的反向输出端及第十五D触发器的时钟输入端，第十四D触发器的正向输出端连接至第二十D触发器的数据输入端，第十四D触发器的复位端连接至脉宽信号接收及控制电路的输出端LOG2；

所述第十五D触发器的时钟输入端连接至第十四D触发器的反向输出端及第十四D触发器的数据输入端，第十五D触发器的数据输入端连接至自身的反向输出端及第十六D触发器的时钟输入端，第十五D触发器的正向输出端连接至第二十一D触发器的数据输入端，第十五D触发器的复位端连接至脉宽信号接收及控制电路的输出端LOG2；

所述第十六D触发器的时钟输入端连接至第十五D触发器的反向输出端及第十五D触发器的数据输入端，第十六D触发器的数据输入端连接至自身的反向输出端及第十七D触发器的时钟输入端，第十六D触发器的正向输出端连接至第二十二D触发器的数据输入端，第十六D触发器的复位端连接至脉宽信号接收及控制电路的输出端LOG2；

第十七D触发器的时钟输入端连接至第十六D触发器的反向输出端及第十六D触发器的数据输入端，第十七D触发器的数据输入端连接至自身的反向输出端，第十七D触发器的正向输出端连接至第二十三D触发器的数据输入端，第十七D触发器的复位端连接至脉宽信号接收及控制电路的输出端LOG2；

所述第十八D触发器的时钟输入端连接至脉宽信号接收及控制电路的输出端LOG4，第十八D触发器的数据输入端连接至第十二D触发器的正向输出端，第十八D触发器的正向输出端连接至译码电路的输出端D0；

所述第十九D触发器的时钟输入端连接至脉宽信号接收及控制电路的输出端LOG4，第十九D触发器的数据输入端连接至第十三D触发器的正向输出端，第十九D触发器的正向输出端连接至译码电路的输出端D1；

所述第二十D触发器的时钟输入端连接至脉宽信号接收及控制电路的输出端LOG4，第二十D触发器的数据输入端连接至第十四D触发器的正向输出端，第二十D触发器的正向输出端连接至译码电路的输出端D2；

所述第二十一D触发器的时钟输入端连接至脉宽信号接收及控制电路的输出端LOG4，第二十一D触发器的数据输入端连接至第十五D触发器的正向输出端，第二十一D触发器的正向输出端连接至译码电路的输出端D3；

所述第二十二D触发器的时钟输入端连接至脉宽信号接收及控制电路的输出端LOG4，第二十二D触发器的数据输入端连接至第十六D触发器的正向输出端，第二十二D触发器的正向输出端连接至译码电路的输出端D4；

所述第二十三D触发器的时钟输入端连接至脉宽信号接收及控制电路的输出端LOG4，第二十三D触发器的数据输入端连接至第十七D触发器的正向输出端，第二十三D触发器的正向输出端连接至译码电路的输出端D5；

所述第三或非门的一个输入端连接至第十D触发器正向输出端和第十一D触发器数据输入端，第三或非门的另一个输入端连接至第十一D触发器的正向输出端和第十二D触发器的时钟输入端。