[发明专利]具有参数的半导体存储器件和半导体系统及其测试方法

说明书

半导体存储器件可以通过对内部产生的控制信号的相位与内部产生的时钟信号的相位进行比较的测试来有效地评估。具体地，如果经由所述测试内部数据选通信号IDQS的相位与内部时钟信号ICLK的相位同步，则数据选通信号DQS也可以与外部时钟信号CLK同步。因此，所述测试可以防止例如AC参数tDQSCK的某些重要参数在PVT（工艺、电压和温度变化）上超出可允许的范围。所述测试有助于保证半导体存储器件在读取模式下正确地操作。

相关申请的交叉引用

本发明要求2012年12月20日向韩国知识产权局提交的韩国专利申请No.10-2012-0150089的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及半导体技术，更具体而言，涉及具有参数的半导体存储器件和半导体系统及其测试方法。

背景技术

一般而言，诸如双数据速率同步动态随机存取存储器（DDR SDRAM）的半导体存储器件是通过用于保证数据传输中的可允许余量的各种交流（AC）参数规范来表征的。半导体存储器件的AC参数可以包括“tAC”、“tDQSCK”和“tDQSS”。AC参数“tAC”具有时钟信号与数据信号之间的关系，AC参数“tDQSCK”具有时钟信号与数据选通信号之间的关系，AC参数“tDQSS”具有数据信号与数据选通信号之间的关系。

更具体而言，AC参数“tDQSCK”可以与外部时钟信号和数据选通信号之间的歪斜（skew）有关。如果AC参数“tDQSCK”超出可允许的范围，则半导体存储器件可能在读取操作期间出现故障。因此，在制造和/或封装半导体存储器件之后，可能要对半导体存储器件评估或测试以测量AC参数。

发明内容

根据一个实施例，一种半导体存储器件包括延迟控制器和时钟延迟单元。延迟控制器响应于第一测试模式信号至第三测试模式信号和读取命令信号来比较内部数据选通信号的相位与内部时钟信号的相位，由此产生延迟控制信号。时钟延迟单元将内部时钟信号延迟根据延迟控制信号来控制的第一延迟时间，由此产生用于产生数据选通信号的延迟时钟信号。

根据一个实施例，一种半导体系统包括半导体存储器件和测试电路。半导体存储器件将内部数据选通信号的相位与内部时钟信号的相位进行比较，以产生输出至焊盘的标志信号。另外，半导体存储器件响应于计数信号而对熔丝编程，并且利用被编程的熔丝来产生熔丝信号。此外，半导体存储器件将内部时钟信号延迟根据从计数信号或熔丝信号产生的延迟控制信号来控制的第一延迟时间，由此产生用于产生数据选通信号的延迟时钟信号。测试电路接收标志信号以产生计数信号。

根据一个实施例，一种测试半导体存储器件的方法包括：响应于第一测试模式信号至第三测试模式信号和读取命令信号来比较内部数据选通信号的相位与内部时钟信号的相位以产生延迟控制信号；以及将内部时钟信号延迟根据延迟控制信号来控制的第一延迟时间，以产生用于产生数据选通信号的延迟时钟信号。

附图说明

通过结合附图参考以下的详细描述，上述和其它特征及优点将会变得明显，在附图中：

图1是说明根据一些实施例的半导体存储器件的配置的框图；

图2是说明图1的半导体存储器件中所包括的延迟控制器的配置的框图；以及

图3是说明根据一些实施例的半导体系统的配置的框图。

具体实施方式

下文将参照附图描述根据本发明的示例性实施例。本领域技术人员将会理解，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种修改、增加和替换。

如图1所示，半导体存储器件可以配置成包括内部时钟发生器11、时钟延迟单元12、数据选通信号（DQS）发生器13、复制延迟单元14以及延迟控制器15。