[发明专利]设计半导体器件、制造器件的系统以及使用系统的方法

权利要求书

1.一种制造半导体器件的方法，包括：

将所述半导体器件的电路图设计与所述半导体器件的布局设计比较以确定所述布局设计是否包括所述电路图设计的所有部件；

基于所述布局设计生成布局样式信息；

基于所述布局设计和所述电路图设计生成阵列边缘信息；

使用所述布局样式信息和所述阵列边缘信息执行智能伪插入以选择性地修正所述布局设计；以及

使用所述布局样式信息和所述阵列边缘信息对所修正的布局设计执行设计规则检查。

2.如权利要求1所述的方法，其中生成所述布局样式信息包括确定所述布局设计是否包括分布式布局样式。

3.如权利要求1所述的方法，其中生成所述阵列边缘信息包括确定有源边缘单元的位置以及所述布局设计是否包括一个或者多个伪单元。

4.如权利要求1所述的方法，其中执行所述设计规则检查包括确定在所述半导体器件的有源边缘单元处的图案梯度密度是否超过阀值。

5.一种用于制造半导体器件的系统，包括：

布局与电路图（LVS）工具，配置成比较所述半导体器件的电路图设计与所述半导体器件的布局设计；

配置成基于所述布局设计生成布局样式信息的布局样式工具，所述布局样式工具配置成从所述LVS工具接收所述布局设计；

配置成基于所述布局设计和所述电路图设计生成阵列边缘信息的阵列边缘检测工具，所述阵列边缘检测工具配置成从所述LVS工具接收所述电路图设计和所述布局设计；

智能伪单元插入工具，配置成使用从所述布局样式工具接收的所述布局样式信息和从所述阵列边缘检测工具接收的所述阵列边缘信息选择性地修正所述布局设计；以及

设计规则检查（DRC）工具，配置成使用所述布局样式信息和所述阵列边缘信息对所修正的布局设计执行设计规则检查。

6.如权利要求5所述的系统，其中所述布局样式工具配置成确定所述布局设计是否包括分布式布局样式。

7.一种半导体器件，包括：

设置在所述半导体器件的边缘附近的边缘有源单元，其中所述边缘有源单元包括多个指状件；

朝向所述半导体器件的中心部分的与所述边缘有源单元邻近的内部有源单元，其中，所述内部有源单元包括多个指状件并且所述边缘有源单元的所述多个指状件的至少一个电连接至所述内部有源单元的所述多个指状件的至少一个；以及

设置在所述半导体器件的所述中心部分附近的中间有源单元，其中所述中间有源单元包括多个指状件并且所述中间有源单元的所述指状件的每个相互电连接。

8.如权利要求7所述的半导体器件，进一步包括：

位于所述有源边缘单元和所述半导体器件的外边缘之间的缓冲区，所述缓冲区的宽度小于大约6μm。

9.如权利要求7所述的半导体器件，其中所述边缘有源单元的所述多个指状件的至少25%电连接至所述内部有源单元中所述多个指状件的至少一个。

10.如权利要求7所述的半导体器件，其中横穿所述边缘有源单元的图案密度梯度小于大约10%。