[发明专利]具有分式局部迭代的LDPC解码器

权利要求书

1.一种用于处理数据的装置，包括：

可操作用于检测数据集内的数据值的数据检测器；和

可操作用于对所述数据集反复执行多次解码迭代的低密度奇偶校验解码器，其中所述多次解码迭代包括完整解码迭代和分式解码迭代的选择以平衡解码器处理时间和检测器处理时间。

2.如权利要求1所述的装置，其中所述低密度奇偶校验解码器可操作用于在所述解码器处理时间不超过所述检测器处理时间的前提下确定完整解码迭代和分式解码迭代的所述选择内能够包括的完整解码迭代次数和分式解码迭代次数。

3.如权利要求2所述的装置，其中所述低密度奇偶校验解码器可操作用于在所述解码器处理时间不超过所述检测器处理时间的前提下在完整解码迭代和分式解码迭代的所述选择内包括尽可能多的完整解码迭代和分式解码迭代。

4.如权利要求1所述的装置，进一步包括：分式迭代控制器，可操作用于将所述检测器处理时间从所述数据检测器送至所述低密度奇偶校验解码器。

5.如权利要求1所述的装置，其中所述数据检测器包括软输出Viterbi算法检测器。

6.如权利要求1所述的装置，其中针对相同的数据集平衡所述解码器处理时间和所述检测器处理时间。

7.如权利要求1所述的装置，其中针对在所述数据检测器和所述低密度奇偶校验解码器内并行处理的不同数据集平衡所述解码器处理时间和所述检测器处理时间。

8.如权利要求1所述的装置，其中所述低密度奇偶校验解码器包括未分层解码器，并且其中所述分式解码迭代包括局部解码迭代，其中在所述局部解码迭代期间处理用于所述未分层解码器的H矩阵内的多列构成的子集。

9.如权利要求1所述的装置，其中所述低密度奇偶校验解码器包括分层解码器，并且其中所述分式解码迭代包括局部解码迭代，其中在所述局部解码迭代期间处理用于所述分层解码器的H矩阵内的多层构成的子集。

10.如权利要求1所述的装置，其中所述低密度奇偶校验解码器可操作用于根据在一次分式解码迭代中生成的新数据和在一次完整解码迭代中生成的旧数据的组合在所述一次分式解码迭代中生成校验节点到变量节点的消息。

11.如权利要求1所述的装置，其中所述装置被实施为集成电路。

12.如权利要求1所述的装置，其中所述装置被装入存储设备内。

13.如权利要求12所述的装置，其中所述存储设备包括独立盘冗余阵列。

14.如权利要求1所述的装置，其中所述装置被装入传输系统内。

15.一种用于处理数据的方法，包括：

检测数据检测器内的数据集的数据值；

确定用于所述数据检测器内的数据集的检测器处理时间；以及

在低密度奇偶校验解码器内对所述数据集执行多次局部解码迭代，其中所述多次局部解码迭代包括完整解码迭代和分式解码迭代的选择以平衡解码器处理时间和所述检测器处理时间。

16.如权利要求15所述的方法，进一步包括：在解码器处理时间不超过所述检测器处理时间的前提下在所述多次局部解码迭代中包括尽可能多的完整解码迭代和分式解码迭代。

17.如权利要求15所述的方法，其中所述低密度奇偶校验解码器包括未分层解码器，并且其中执行一次分式解码迭代包括在所述局部解码迭代期间处理用于未分层解码器的H矩阵内的多列构成的子集。

18.如权利要求15所述的方法，其中所述低密度奇偶校验解码器包括分层解码器，并且其中执行一次分式解码迭代包括在所述局部解码迭代期间处理用于所述分层解码器的H矩阵内的多层构成的子集。

19.如权利要求15所述的方法，其中执行一次分式解码迭代包括根据在所述的一次分式解码迭代中生成的新数据和在一次完整解码迭代中生成的旧数据的组合在所述一次分式解码迭代中生成校验节点到变量节点的消息。

20.一种存储系统，包括：

保存数据集的存储介质；

读/写头组件，可操作用于感测所述存储介质内的所述数据集；以及

用于处理所述数据集的装置，包括：

可操作用于检测所述数据集内的所述数据值的数据检测器；和

可操作用于对所述数据集反复执行多次解码迭代的低密度奇偶校验解码器，其中所述多次解码迭代包括完整解码迭代和分式解码迭代的选择以平衡解码器处理时间和检测器处理时间。