[发明专利]基于热电压和阈值电压的基准电压源无效
申请号: | 201310302324.6 | 申请日: | 2013-07-17 |
公开(公告)号: | CN103383583A | 公开(公告)日: | 2013-11-06 |
发明(设计)人: | 周泽坤;张其营;许天辉;苟超;崔佳男;石跃;明鑫;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G05F1/56 | 分类号: | G05F1/56 |
代理公司: | 成都宏顺专利代理事务所(普通合伙) 51227 | 代理人: | 李顺德 |
地址: | 611731 四川省*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 电压 阈值 基准 | ||
技术领域
本发明涉及集成电路设计领域,特别涉及一种基于阈值电压和热电压的纯CMOS基准电压源。
背景技术
基准电压源作为集成电路芯片中不可或缺的单元模块电路,它对整个系统的性能起着决定性的影响。通常情况下基准电压决定了比较器的翻转电平、振荡器的振荡频率、功率管中流过的电流值等重要的系统指标。正是基于以上情况,对于基准电压源电路的要求不断提高,出现了很多电路结构。
一般常用的基准电压源是1971年Widlar首次提出的采用BJT的带隙基准电压源,它是利用BJT的基极-发射极的电压具有负温度系数和不同发射结面积的两个发射结电压之差具有正温度系数,将两者加权相加,得到零温度系数的基准电压。但是,由于BJT管与CMOS工艺的兼容性不好,其发展受到限制。2001年Filanovsky等指出在低于某一偏置工作点以下,偏置于固定漏电流的MOSFET的栅源电压与温度的关系是准指数关系,基于这一研究成果,可以用MOSFET的栅源电压取代BJT的基极-发射极电压来设计基准电压源,实现纯CMOS器件基准电压源的设计。
如图1所示,参考文献“Tien-Yu Lo,Chung-Chih Hung,Mohammed Ismail.CMOS voltage reference based on threshold voltage and thermal voltage,Analog Integr.Circ.Sig.Process,2010.”提出了一种纯CMOS基准电压源,虽然避免了使用VBE带来的非线性问题,但是仍然需要用到电阻(图1中R1~R5),而标准的数字CMOS工艺中,电阻需要利用低阻值硅化物来实现,不仅占用较大的芯片面积,受工艺偏差影响很大,还会增大衬底噪声的耦合;另外图1电路中用到了两个运放(图1中的A0和A1),不但功耗会比较大,而且运放的非理想因素也会对基准造成不利影响。
发明内容
本发明的目的是为了解决现有基准电压源存在的上述问题,提出了一种基于阈值电压和热电压的基准电压源。
本发明解决所述技术问题,采用的技术方案是,基于热电压和阈值电压的基准电压源,其特征在于,包括:12个NMOS管和14个PMOS管;具体连接关系如下:
第一PMOS管、第二PMOS管、第三PMOS管、第五PMOS管、第七PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管以及第十三PMOS管的源端接电源电压;第一PMOS管的栅端、第一NMOS管的源端与漏端、第二NMOS管的源端、第三NMOS管的源端、第四NMOS管的源端、第六NMOS管的源端以及第十四PMOS管的漏端均接地电位;第一PMOS管的漏端、第二PMOS管的栅端均与第一NMOS管的栅端相连接;第二NMOS管栅端与漏端、第三NMOS管的栅端、第四NMOS管的栅端、第四PMOS管的漏端均与第二PMOS管的漏端相连接;第三PMOS管的栅端和漏端均与第四PMOS管的源端相连接;第四PMOS管的栅端、第四NMOS管的漏端均与第八PMOS管的漏端相连接;第五PMOS管的漏端与第六PMOS管的源端相连接;第五PMOS管的栅端、第六PMOS管的栅端和漏端、第三NMOS管的漏端均与第八PMOS管的栅端相连接;第七PMOS管的栅端和漏端、第九PMOS管的栅端、第十PMOS管的栅端、第十一PMOS管的栅端、第十二PMOS管的栅端、第十三PMOS管的栅端均与第八PMOS管的源端相连接;、第五NMOS管的栅端和漏端、第六NMOS管的栅端均与第九PMOS管的漏端相连接;第五NMOS管的源端、第六NMOS管的漏端均与第八NMOS管的源端相连接;第七NMOS管的栅端和漏端、第八NMOS管的栅端均与第十PMOS管的漏端相连接;第七NMOS管的源端、第八NMOS管的漏端均与第十NMOS管的源端相连接;第九NMOS管的栅端和漏端、第十NMOS管的栅端均与第十一PMOS管的漏端相连接;第九NMOS管的源端、第十NMOS管的漏端均与第十二NMOS管的源端相连接;第十一NMOS管的栅端和漏端、第十二NMOS管的栅端均与第十二PMOS管的漏端相连接;第十一NMOS管的源端、第十二NMOS管的漏端均与第十四PMOS管的栅端相连接;第十四PMOS管的源端与第十三PMOS管的漏端相连接。
进一步的,所述基准电压源制作成集成电路。
具体的,所述集成电路采用标准CMOS工艺制作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310302324.6/2.html,转载请声明来源钻瓜专利网。