[发明专利]阻变存储器及其操作方法和制造方法

说明书

技术领域

本公开涉及存储器件，更具体地涉及阻变存储器及其操作方法和制造方法。

背景技术

目前，微电子工业的发展推动着存储器技术的不断进步，提高集成密度和降低生产成本是存储器产业追求的目标。非挥发性存储器具有在无电源供应时仍能保持数据信息的优点，在信息存储领域具有非常重要的地位。

采用阻变材料的新型非挥发性存储器具有高速度(＜1ns)、低操作电压(＜1.5V)，高存储密度、易于集成等优点，是下一代半导体存储器的强有力竞争者。这种阻变存储器一般具有M-I-M(Metal-Insulator-Metal，金属-绝缘体-金属)结构，即在两个金属电极之间夹有阻变材料层。阻变材料可以表现出两个稳定的状态，即高阻态和低阻态。由高阻态到低阻态的转变通常称为编程或者置位(SET)操作，由低阻态到高阻态的转变通常称为擦除或者复位(RESET)操作。

阻变存储器包括按行和列排列的多个阻变存储单元的阵列。按照存储单元的基本配置，可以将阻变存储器分为1T-1R或1D-1R两种。在1T-1R配置的阻变存储器中，每一个存储单元由一个选通晶体管和一个阻变元件组成。通过控制选定存储单元的选通晶体管，可以向指定的存储单元写入或从其擦除数据。在1D-1R配置的阻变存储器中，每一个存储单元由一个二极管和一个阻变元件组成。由于二极管占用的芯片面积(footprint)小于晶体管的芯片面积，因此，1D-1R配置的阻变存储器可以实现高存储密度。在1D-1R配置的阻变存储器中，二极管用于防止旁路的串扰影响。在阻变存储器的每一行和每一列上分别连接选通晶体管。通过控制选定行和列的选通晶体管，可以向指定的存储单元写入或擦除数据。二极管应当设计成提供足够的驱动电流以确保电阻态的转变。

为了进一步提高存储密度，可以采用三维集成的阻变存储器。通过在衬底上垂直堆叠多层的阻变存储器件，可以成倍地提高存储密度而没有显著增加芯片面积和增加制造成本。然而，采用1T-1R配置或1D-1R配置的阻变存储器由于晶体管或二极管的存在难以三维集成。通常，二极管的工作电流与其芯片面积成正比。在二极管的尺寸缩小之后，二极管可能难以提供足够大的驱动电流。

发明内容

本公开提供了阻变存储器及其操作方法和制造方法。

根据本公开的一个方面提供了一种阻变存储器，包括存储阵列，所述存储阵列包括：衬底；衬底隔离层，设置在衬底上；多个叠层结构，设置在衬底隔离层上；多个梳状金属层，沿所述叠层结构的长度方向设置在衬底隔离层和所述多个叠层结构上，每个梳状金属层的梳齿夹在相邻的叠层结构之间；以及多个阻变材料层，每个阻变材料层形成在相应的一个梳状金属层与所述衬底隔离层之间以及所述相应的一个梳状金属层与所述多个叠层结构之间。

根据本公开的另一方面提供了一种操作如上所述的阻变存储器的方法，其中，所述阻变存储器包括多个存储单元，每个存储单元包括叠层结构中的一个金属层、相应的一个梳状金属层和二者之间的阻变材料层，所述方法包括：通过向选定的存储单元施加擦除电压、写入电压或读取电压，来分别实现擦除、写入或读取操作。

根据本公开的另一方面提供了一种制造阻变存储器的方法，包括：在衬底上形成衬底隔离层；在衬底隔离层上交替形成多个金属层和多个隔离层；以衬底隔离层作为停止层，刻蚀所述多个金属层和多个隔离层，以形成平行排列的多个叠层结构；在所述多个叠层结构和衬底隔离层上淀积阻变材料；在阻变材料层上形成另一金属层；以衬底隔离层和所述多个叠层结构作为停止层，蚀刻所述另一金属层和所述阻变材料，以形成多个梳状金属层和相应的多个阻变材料层。

根据本公开实现了存储单元阵列的三维高密度集成，显著提高了集成密度。根据本公开的垂直存储单元结构可以避免二极管在尺寸缩小后出现的提供电路能力不足的问题。根据本公开的制造方法，通过两次光刻就可以实现多层的存储阵列结构，显著降低了制造成本，非常适合大规模生产。根据本公开的读写方法克服了一般三维阵列的难以随机读写的问题。

附图说明

图1示意性示出了根据本公开实施例的示例性阻变存储器的存储阵列的结构示意图。

图2示意性示出了根据本公开实施例的阻变存储器的示意图。

图3示意性示出了根据本公开实施例对图2所示的阻变存储器进行擦/写操作的示意图。

图4示出了根据本公开实施例对图2所示的阻变存储器进行读取操作的示意图。

图5示出了根据本公开实施例的阻变存储器制造方法。

具体实施方式