[发明专利]密封的浅沟槽隔离区域及其形成方法

说明书

技术领域

本公开内容主要地涉及半导体器件制作领域，并且更具体地涉及一种用于半导体器件的密封的浅沟槽隔离(STI)区域。

背景技术

集成电路(IC)可以包括形成于芯片上的大量器件，诸如互补金属氧化物半导体(CMOS)场效应晶态管(FET)。产生更小、更高性能的器件对于增强IC的性能和提高IC的可靠性是重要的。随着按比例缩减器件，为了生产这样的器件而需要的技术变得更复杂。可以通过外延沉积来形成FET中的各种区域(诸如源极/漏极区域)以提供相对高性能的器件。外延是指在晶态衬底上沉积晶态覆盖层，其中覆盖层与衬底配准。覆盖层称为外延膜或者外延层。希望沉积的材料形成相对于衬底晶体结构具有一个定义好的定向的晶态覆盖层。可以从气态或者液体前体生长外延膜，并且外延膜可以包括材料，诸如嵌入的锗化硅(eSiGe)。

外延沉积可能需要在衬底中形成其中随后沉积材料的凹陷。可以通过电抗离子蚀刻(RIE)形成凹陷。此外，可以存在在沉积之前的预清理步骤。预清理步骤可以包括使用氢氟(HF)酸。凹陷的形成和预清理步骤可能引起所不希望的从器件的材料去除并且可能在后续半导体处理步骤，诸如接触形成期间引起问题。例如可以在预清理期间在器件的浅沟槽隔离(STI)区域中形成切片(divot)。切片的存在可能引起在随后外延沉积于STI区域上或者附近的材料中的多面化。多面化可能减少沉积的材料的总体积，这可能例如使外延沉积的源极/漏极区域具有不足以与器件的电接触产生良好接触的高度。

发明内容

在一个方面中，一种用于为半导体器件形成密封的浅沟槽隔离(STI)区域的方法包括：在衬底中形成STI区域，STI区域包括STI填充；在STI区域的STI填充中形成密封凹陷；并且在STI填充之上的密封凹陷中形成密封层。

在另一方面中，一种用于为半导体器件形成密封的浅沟槽隔离(STI)区域的方法包括：在衬底中形成STI区域；并且在STI区域的顶表面之上形成包括高k材料和氮化硅(SiN)之一的密封层。

在另一方面中，一种半导体器件包括位于衬底中的浅沟槽隔离(STI)区域，STI区域包括位于STI区域的STI填充顶部上的密封凹陷中的密封层。

通过本示例实施例的技术实现附加特征。这里具体描述其它实施例并且视为要求保护的内容的部分。为了更好理解示例实施例的特征，参照描述和附图。

附图说明

现在参照附图，其中在若干图中对相似单元相似地编号：

图1图示形成密封的STI区域的方法的一个实施例的流程图。

图2是图示衬底中的STI区域的一个实施例的截面图。

图3图示在部分去除STI填充以形成密封凹陷之后的图2的器件。

图4图示在密封凹陷中形成STI密封层之后的图3的器件。

图5图示在STI密封层之上沉积氧化物之后的图4的器件。

图6图示在平坦化氧化物之后的图5的器件。

图7A图示在去除STI密封层的翼部之后的图6的器件。

图7B图示在去除焊盘氮化物之后的图6或者7A的器件。

图8图示具有密封的STI区域的半导体器件的一个实施例。

图9图示形成密封的STI区域的方法的另一实施例的流程图。

图10是图示衬底中的STI凹陷和衬垫的一个实施例的截面图。

图11图示在凹陷中形成STI密封衬垫之后的图10的器件。

图12图示在形成STI填充之后的图11的器件。

图13图示在部分去除STI填充以形成密封凹陷之后的图12的器件。

图14图示在密封凹陷中形成STI密封层之后的图13的器件。

图15图示在STI密封之上沉积氧化物之后的图14的器件。

图16图示在平坦化氧化物之后的图15的器件。

图17A图示在去除STI密封层的翼部之后的图16的器件。

图17B图示在去除焊盘氮化物之后的图16或者17A的器件。

图18图示具有密封的STI区域的半导体器件的一个实施例。

具体实施方式