[发明专利]全数字直接上变频电路

权利要求书

1.一种全数字直接上变频电路，其特征在于，包括：

基带处理模块，所述基带处理模块对输入系统的基带信号进行内插处理，提高数据速率，而后进行幅值缩减，然后将信号的多位并行数据调制成一位串行数据，并搬移噪声频谱；

RF处理模块，所述RF处理模块对经过基带处理模块处理后的输出数据进行N倍复用，转换成并行数据，然后将并行数据转换成串行数据输出。

2.根据权利要求1所述的全数字直接上变频电路，其特征在于，所述基带处理模块用于进行输入信号的数据转换和噪声成型，包括：

内插滤波器，所述内插滤波器用于对输入系统的I、Q两路基带信号进行内插处理，以提高输入信号的采样速率；

增益控制器，所述增益控制器用于对内插滤波器输出的信号进行幅值缩减处理，以使输出信号处在delta-sigma调制器的输入阈值范围内；

delta-sigma调制器，所述delta-sigma调制器用于将增益控制器输出的多位并行数据调制成一位串行数据，并将量化噪声搬移到高频处，以为后续的直接数字上变频做准备。

3.根据权利要求1所述的全数字直接上变频电路，其特征在于，所述RF处理模块用于进行数字上变频变换和串行数据输出，包括：

位操作，所述位操作用于对delta-sigma调制器输出的一位I、Q信号进行相应的操作，以满足字生成器的输入格式要求；

字生成器，所述字生成器用于对输入的I路、Q路、I路取反、Q路取反这四路信号进行排序，并进行N倍的复用，其中N的值根据所需上变频的射频频率确定，得到一个4*N位位宽的并行数据；

高速收发器，所述高速收发器用于将字生成器输出的4*N位位宽的并行数据转换成串行数据，并按照设定的数据速率进行高速串行输出。

4.根据权利要求1所述的全数字直接上变频电路，其特征在于，该直接上变频电路采用基于FPGA的数字逻辑硬件电路实现。