[发明专利]以时钟与数据恢复为基础的时钟合成

说明书

本申请是申请日为2005年2月25日、申请号为200510052901.6以及发明名称为“以时钟与数据回复为基础的时钟合成”的发明专利申请的分案申请。

技术领域

本发明一般涉及时钟合成，且特别涉及以CDR(时钟与数据恢复)为基础的时钟合成。

背景技术

传统的串行数据无线收发器可用于发射与接收一通信媒体上的串行数据，而串行数据传输则由一发射时钟信号所控制。无线收发器装置接收一潜在噪音外部时钟来源而作为一输入，并产生响应该外部时钟来源的该发射时钟信号。一般而言，此一噪音外部时钟来源可通过一窄频滤波操作而清除；传统的窄频滤波操作是以模拟方式而执行，其需要大量的电容器，因此，这样的模拟方式若非占据了该无线收发器中大量的芯片面积，便必须要在该无线收发器的外部执行，因而导致额外组件以及相关成本的增加。

发射时钟信号的产生亦受到已知的拉频(frequency pulling)现象影响；拉频会通过接踵而来的串行数据所恢复的邻近接收时钟信号而将其本身抑制为锁相回路(phase-locked loop，PLL)时钟与发射时钟信号的一低频调变，其中该接收时钟信号所具有的频率与该PLL时钟与该发射时钟信号的频率非常接近。调变频率可由该等时钟个别的ppm补偿而决定，而调变振幅则根据两振幅是如何耦合(例如经由基板与电源供应)以及何种程度之耦合而决定。再较高的集成等级时，拉频的问题变地更为明显。为了将耦合与串音最小化，在部分传统方式中，接收器与发射器是由独立的集成电路所提供。

就前述观点而言，则需要提供一种能够降低拉频及/或执行一外部时钟来源的上述的窄频率波的串行数据无线收发器，而同时维持可接受的集成等级与成本。

传统的串行数据无线收发器是利用时钟与数据恢复(CDR)回路而恢复所接收的一串行数据流的时钟，并接着恢复及反序列化所接收的串行数据。图1图标说明了此一传统CDR回路(标记为CDR1)；一参考时钟信号REF_CLK输入至一PLL11，其依序以一频率产生垂直相位时钟I与Q至输入13所接收的串行数据RXD_I的数据率的百万分之一(ppm)内。接着对该I与Q时钟进行操作周期校正(DCC)以及相位插入(PI)，在14处的相位差入信号ICLK被插入以符数据转换，而在16处的相位插入信号QCLK系被插入以集中于数据眼图(data eye)的中央。

一Bang-Bang相位侦测器(PD)利用该等时钟信号ICLK与QCLK以于位置15处提供能够插入于数字域中的相位错误信息；因此该CDR回路的后续阶段(例如取样器17、回路滤波器(LPF)与相位插入器(PI))便能够执行数字或混合信号技术，而该回路CDR1则输出并行数据RD_I及对应的恢复时钟。

发明内容

通过对具有固定的转换密度之一潜在噪音时钟来源信号执行一CDR操作而合成一时钟信号；该CDR操作系产生响应该时钟来源信号的一所希望的时钟信号，而一单一共同的PLL用于时钟恢复与时钟合成。

附图说明

图1图标说明了在传统串行数据无线收发器的串行数据输入所使用的时钟与数据恢复电路的一传统例。

图2图标说明了根据本发明较佳实施例的串行数据无线收发器的相关部分。

具体实施方式

一时钟来源可被视为一周期性数据流；当给定一数据率f_D时，具有频率为f_D/(2n)的一时钟来源则可被视为具有一百分率转换密度为(100/n)的周期性数据流。举例而言，具有频率为1.25GHz(n＝1)、625MHz(n＝2)与417MHz(n＝3)的时钟皆可视为是2.5Gb/s的周期性数据流，其分别具有转换密度为100％、50％与33％。

对一时钟输入执行CDR则是相当于在衰减其噪音内容时恢复其频率。与随机数据不同的是，时钟具有固定的(亦即通常不随时间改变的)转换密度，因此CDR电路能够使用比随机数据所需更低的带宽，由此在较低频时执行相位噪音之去除。