[发明专利]一种连续时间SigmaDelta调制器及其多模式配置方法有效
| 申请号： | 201310309066.4 | 申请日： | 2013-07-22 |
| 公开（公告）号： | CN104333386B | 公开（公告）日： | 2017-05-24 |
| 发明（设计）人： | 池保勇;续阳;王志华 | 申请（专利权）人： | 清华大学 |
| 主分类号： | H03M3/00 | 分类号： | H03M3/00 |
| 代理公司： | 北京路浩知识产权代理有限公司11002 | 代理人： | 王莹 |
| 地址： | 100084 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 连续 时间 sigma delta 调制器 及其 模式 配置 方法 | ||
1.一种连续时间Sigma Delta调制器，其特征在于，包括电路结构相同的I通道和Q通道；
所述I通道和Q通道中的每一个包括：依次串联的可配置有源环路滤波器、模拟加法器和量化器；
所述可配置有源环路滤波器主要由三个有源积分器构成，其中第一有源积分器作为输入端接收输入信号，所述量化器作为输出端输出信号；
所述I通道和Q通道中的每一个还包括多个开关，能够控制可配置有源环路滤波器的阶数和各个可调电阻的连接关系以及模拟加法器的通断；
所述连续时间Sigma Delta调制器还包括连接在I通道和Q通道之间的交叉耦合电阻和控制开关，所述控制开关能够控制I通道与Q通道连接与否；
其中，所述有源积分器是由运算放大器以及与运算放大器连接的可调电容、可调电阻和开关组成的；
所述模拟加法器是由运算放大器以及与该运算放大器连接的可调电阻和开关组成的；
其中，所述运算放大器包括两级主放大级、共模反馈级、增益带宽积可配置级，具体结构为：
PMOS晶体管M0的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M1和PMOS晶体管M2的源端；
PMOS晶体管M1的栅端接放大器正差分输入电压VIP，源端接PMOS晶体管M0的漏端，漏端接NMOS晶体管M7的源端和NMOS晶体管M9的漏端；
PMOS晶体管M2的栅端接放大器负差分输入电压VIN，源端接PMOS晶体管M0的漏端，漏端接NMOS晶体管M8的源端和NMOS晶体管M10的漏端；
PMOS晶体管M3的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M5的源端；
PMOS晶体管M4的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M6的源端；
PMOS晶体管M5的栅端接直流偏置电压VBP，源端接PMOS晶体管M3的漏端，漏端接主放大器第一级负差分输出电压VON1；
PMOS晶体管M6的栅端接直流偏置电压VBP，源端接PMOS晶体管M4的漏端，漏端接主放大器第一级正差分输出电压VOP1；
NMOS晶体管M7的栅端接直流偏置电压VBN，源端接PMOS晶体管M1和NMOS晶体管M9的漏端，漏端接主放大器第一级负差分输出电压VON1；
NMOS晶体管M8的栅端接直流偏置电压VBN，源端接PMOS晶体管M2和NMOS晶体管M10的漏端，漏端接主放大器第一级正差分输出电压VOP1；
NMOS晶体管M9的栅端接共模反馈电压VFB，源端接地电压GND，漏端接PMOS晶体管M1的漏端和NMOS晶体管M7的源端；
NMOS晶体管M10的栅端接共模反馈电压VFB，源端接地电压GND，漏端接PMOS晶体管M2的漏端和NMOS晶体管M8的源端；
上述晶体管M1-M10构成运算放大器主放大器的第一级；
PMOS晶体管M11的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M12和PMOS晶体管M13的源端；
PMOS晶体管M12的栅端接放大器正差分输入电压VIP，源端接PMOS晶体管M11的漏端，漏端接放大器的负差分输出电压VON；
PMOS晶体管M13的栅端接放大器负差分输入电压VIN，源端接PMOS晶体管M11的漏端，漏端接放大器的正差分输出电压VOP；
NMOS晶体管M14的栅端接主放大器第一级正差分输出电压VOP1，源端接地电压GND，漏端接放大器的负差分输出电压VON；
NMOS晶体管M15的栅端接主放大器第一级负差分输出电压VON1，源端接地电压GND，漏端接放大器的正差分输出电压VOP；
上述晶体管M11-M15构成运算放大器主放大器的第二级；
PMOS晶体管M16的栅端接直流偏置电压VB，源端接电源电压VDD，漏端接PMOS晶体管M17和PMOS晶体管M18的源端；
PMOS晶体管M17的栅端接共模参考电压VCM，源端接PMOS晶体管M16的漏端，漏端接NMOS晶体管M19的栅端和漏端；
PMOS晶体管M18的栅端接输出共模电压VOM，源端接PMOS晶体管M16的漏端，漏端接共模反馈电压VFB；
NMOS晶体管M19的栅端和漏端接PMOS晶体管M17的漏端，源端接地电压GND；
NMOS晶体管M20的栅端和漏端接共模反馈电压VFB，源端接地电压GND；
电阻RA1和电容CA1并联，一端接放大器的正差分输出电压VOP，另一端接输出共模电压VOM；
电阻RA2和电容CA2并联，一端接放大器的负差分输出电压VON，另一端接输出共模电压VOM；
上述晶体管M16-M20构成运算放大器的共模反馈级；
PMOS晶体管M21的栅端接开关SK1、SK2的共同连接端，源端接电源电压VDD，漏端接PMOS晶体管M22和PMOS晶体管M23的源端；
PMOS晶体管M22的栅端接放大器正差分输入电压VIP，源端接PMOS晶体管M21的漏端，漏端接放大器的负差分输出电压VON；
PMOS晶体管M23的栅端接放大器负差分输入电压VIN，源端接PMOS晶体管M21的漏端，漏端接放大器的正差分输出电压VOP；
NMOS晶体管M24的栅端接开关SK3、SK4的共同连接端，源端接地电压GND，漏端接放大器的负差分输出电压VON；
NMOS晶体管M25的栅端接开关SK5、SK6的共同连接端，源端接地电压GND，漏端接放大器的正差分输出电压VOP；
上述晶体管M21-M25构成运算放大器的增益带宽积可配置级。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310309066.4/1.html，转载请声明来源钻瓜专利网。
