[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明是有关于一种半导体装置及其制造方法，且特别是有关于一种用作静电放电防护装置的半导体装置及其制造方法。 

背景技术

半导体装置被使用于许多产品之中，例如MP3播放器、数码相机、 

计算机等等的元件中。随着应用的增加，对于半导体装置的需求也趋向较小的尺寸、较大的电路密度。在近几十年间，半导体业界持续缩小半导体装置的尺寸，并同时改善速率、效能、密度及集成电路的单位成本。 

近年节省能源IC为半导体装置发展重点之一，能源管理IC常用LDMOS或EDMOS作为开关。举例来说，为了提高半导体装置例如横向双扩散金属氧化物半导体(LDMOS)或延伸漏极金属氧化物半导体(EDMOS)的击穿电压(breakdown voltage；BVdss)，一种方法是降低漏极区的掺杂浓度或增加漂移长度。 

静电放电(ESD)是不同物体与静电电荷累积之间静电电荷转移的现象。ESD发生的时间非常的短暂，只在几个纳米秒的程度之内。ESD事件中产生非常高的电流，且电流值通常是几安培。因此，一旦ESD产生的电流流过半导体装置，半导体装置通常会由于高能量的密度而被损坏。故当通过机械、人体在半导体装置中产生静电电荷时，ESD防护装置必须提供放电路径以避免半导体装置受到损坏。 

发明内容

本发明是有关于一种半导体装置，具有静电放电防护效能。 

根据一实施例，提出一种半导体装置，其包括一半导体衬底、一栅结构、一第一掺杂接触区、一第二掺杂接触区及一第三掺杂接触区。栅结构具有相对的一第一栅侧边与一第二栅侧边，并配置在半导体衬底上。第一 掺杂接触区具有一第一导电型，并形成于栅结构的第一栅侧边上的半导体衬底中。第二掺杂接触区具有第一导电型，并形成于栅结构的第二栅侧边上的半导体衬底中。第三掺杂接触区被第一掺杂接触区与第二掺杂接触区至少一个包围。第三掺杂接触区具有相反于第一导电型的一第二导电型。 

根据另一实施例，提出一种半导体装置，其包括一半导体衬底、一栅结构、一第一掺杂接触区、一第二掺杂接触区与一阱掺杂区。栅结构具有相对的一第一栅侧边与一第二栅侧边，并配置在半导体衬底上。第一掺杂接触区具有一第一导电型，并形成于栅结构的第一栅侧边上的半导体衬底中。第二掺杂接触区具有第一导电型，并形成于栅结构的第二栅侧边上的半导体衬底中。阱掺杂区具有第一导电型，并位于第一掺杂接触区下。 

根据又另一实施例，提出一种半导体装置的制造方法，其包括以下步骤。于一半导体衬底上形成一栅结构。栅结构具有相对的一第一栅侧边与一第二栅侧边。于栅结构的第一栅侧边上的半导体衬底中形成一第一掺杂接触区。第一掺杂接触区具有一第一导电型。于栅结构的第二栅侧边上的半导体衬底中形成一第二掺杂接触区。第二掺杂接触区具有第一导电型。形成一第三掺杂接触区，其被第一掺杂接触区与第二掺杂接触区至少一个包围。第三掺杂接触区具有相反于第一导电型的一第二导电型。 

根据再另一实施例，提出一种半导体装置的制造方法，其包括以下步骤。于一半导体衬底上形成一栅结构。栅结构具有相对的一第一栅侧边与一第二栅侧边。于栅结构的第一栅侧边上的半导体衬底中形成一第一掺杂接触区。第一掺杂接触区具有一第一导电型。于栅结构的第二栅侧边上的半导体衬底中形成一第二掺杂接触区。第二掺杂接触区具有第一导电型。形成一阱掺杂区，其具有第一导电型，并位于第一掺杂接触区下。 

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下： 

附图说明

图1绘示根据一实施例的半导体装置的上视图。 

图2A绘示根据一实施例的半导体装置的剖面图。 

图2B绘示根据一实施例的半导体装置的剖面图。 

图2C绘示根据一实施例的半导体装置的剖面图。 

图2D绘示根据一实施例的半导体装置的剖面图。 

图3绘示根据一实施例的半导体装置的上视图。 

图4为一实施例的半导体装置的传输线脉波(transmission line pulse；TLP)曲线图。 

图5为一比较例的半导体装置的传输线脉波TLP曲线图。 

图6A至图6D绘示根据一实施例的半导体装置的制造方法。 

【符号说明】 

100、200～半导体装置； 

102～半导体衬底； 

104～第一阱区； 

106、206～第二阱区； 

108～介电结构；