[发明专利]功率半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种功率半导体器件及其制造方法。

背景技术

随着微电子技术的不断发展，功率半导体器件因其在开关转换时，具有短的开、关时间而被广泛应用于高频环境。而器件在工作中，器件开关时的延迟对器件的工作频率起决定性作用。

采用现有技术中的工艺方法制造的功率半导体器件如图1所示，包括：半导体衬底101、氧化层102、栅极导电层103，体区104和源极区105，通常将半导体衬底作为漏极区。从图1中获知，现有的功率半导体器件其栅极下面只有一层很薄的氧化层，致使栅极与衬底间的输入电容Ciss较大，加大了器件的开关延迟，进而降低了开关频率。

发明内容

本发明提供一种功率半导体器件及其制造方法，用以解决现有技术制造的半导体功率器件，器件开关延迟大，开关频率低的技术问题。

一方面，本发明实施例提供一种功率半导体器件，包括：

半导体衬底；

所述半导体衬底的表面的设定区域上设有第一绝缘介质层；

所述第一绝缘介质层表面上部分区域和所述半导体衬底的表面上靠近所述设定区域的部分区域的表面上设有第二绝缘介质层，所述半导体衬底表面上的第二绝缘介质层与所述第一绝缘介质层表面上的所述第二绝缘介质层连通；

所述第二绝缘介质层上设有栅极导电层；

在所述半导体衬底中，所述第一绝缘介质层两侧以及与所述第二绝缘介质层部分区域对应的位置设有体区；

所述体区中靠近所述栅极导电层边缘设有源极区。

另一方面，本发明实施例提供一种功率半导体器件制造方法，包括：

在半导体衬底的表面生成第一绝缘介质层；

对所述第一绝缘介质层进行刻蚀，以在所述半导体衬底的表面的设定区域内保留所述第一绝缘介质层；

在所述第一绝缘介质层表面上和所述半导体衬底的表面除所述设定区域外的其他区域表面上生成第二绝缘介质层；

在所述第二绝缘介质层上生成栅极导电层；

对所述第二绝缘介质层和所述栅极导电层进行刻蚀，以在所述第一绝缘介质层上部分区域和所述半导体衬底的表面上靠近所述设定区域的部分区域对应的位置上保留所述栅极导电层，所述半导体衬底表面上的第二绝缘介质层与所述第一绝缘介质层表面上的所述第二绝缘介质层连通；

在所述半导体衬底表面，所述第一绝缘介质层两侧以及与所述第二绝缘介质层部分区域对应的位置注入第一杂质形成体区；

在所述体区表面靠近所述栅极导电层边缘注入第二杂质形成源极区。

本发明提供的功率半导体器件及其制造方法，在半导体衬底的表面与第二绝缘介质层间设置第一绝缘介质层，以增加栅极导电层与半导体衬底间的距离；在第一绝缘介质层表面上部分区域形成第二绝缘介质层，在该部分区域的第二绝缘介质层表面形成栅极导电层，以减少栅极导电层与半导体衬底间对应的横截面积，进而减小了器件的开关延迟，提高了开关频率。

附图说明

图1为现有技术中的功率半导体器件的结构示意图；

图2为本发明实施例提供的功率半导体器件一个实施例的结构示意图；

图3为本发明提供的功率半导体器件制造方法一个实施例的流程图。

具体实施方式

图2为本发明实施例提供的功率半导体器件一个实施例的结构示意图。如图2所示，该功率半导体器件具体包括：半导体衬底201、第一绝缘介质层202、第二绝缘介质层203、栅极导电层204、体区205和源极区206。

具体地，本实施例所示结构如下：

在半导体衬底201的表面的设定区域上设有第一绝缘介质层202；

在第一绝缘介质层202表面上的部分区域如边缘区域的位置，和半导体衬底的表面上靠近设定区域（该设定区域即为第一绝缘介质层202与半导体衬底接触的区域）的部分区域的表面上设有第二绝缘介质层203。可以理解为第二绝缘介质层203外围覆盖包含所有第一绝缘介质层202所在的区域，以及与第一绝缘介质层202相靠近的半导体衬底201表面的区域，只在与第一绝缘介质层202相对位置上存在没有覆盖第二绝缘介质层203的部分区域（该部分区域具体可以是一个相对独立区域，或是多个大小不一的独立区域，且区域的具体形状不做限定）；设置在半导体衬底201表面上的第二绝缘介质层与第一绝缘介质层202表面上的第二绝缘介质层203连通。

第二绝缘介质层203上设有栅极导电层204；