[发明专利]一种阵列基板及其制作方法

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法。

背景技术

液晶显示器包括：阵列基板、彩膜基板以及设置在阵列基板和彩膜基板之间的液晶。如图1所示，阵列基板100在制作的前期，包括：显示区域101、走线区域102和周边区域103。显示区域101包括多个由交错设置的栅线和数据线形成的像素单元，每一像素单元对应一个薄膜晶体管。走线区域102为保证显示区域101的必需信号元件（例如显示区域101数据线信号的输入走线）电连接。由于显示区域101的各像素单元的薄膜晶体管受其他图层的干扰，很难对其的性能进行检测，因此，在所述基板的周边区域103还设置有检测区104，所述检测区104如图2所示，包括由交错设置的栅线和数据线形成的像素单元，且每一像素单元对应一个薄膜晶体管，用于检测基板上薄膜晶体管的特性。当阵列基板与彩膜基板贴合，形成显示面板后，周边区域103一般会被切掉。

但由于检测区104和显示区域101上薄膜晶体管的制作有差异，且检测区的薄膜晶体管特性不均匀，测试值相差较大，无法反应真实结果。

发明内容

本发明的实施例提供一种阵列基板及其制作方法，所述阵列基板上的检测区的薄膜晶体管特性均匀，与显示区域的薄膜晶体管特性相近，测试结果更接近真实值。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例提供了一种阵列基板，包括显示区域和周边区域，其中，显示区域包括多个用于显示的第一像素单元；周边区域包括检测区，在所述检测区设置有用于检测的第二像素单元，每一像素单元对应设置有薄膜晶体管，其中，所述周边区域还包括环绕所述检测区的分隔区，所述分隔区用于使得检测区的薄膜晶体管的特性均匀。

可选的，所述分隔区设置有非检测用的第三像素单元。

可选的，所述分隔区的第三像素单元的像素密度不小于10。

可选的，所述分隔区与检测区之间设置有间隔。

可选的，所述分隔区和检测区之间间隔15-100μm。

可选的，所述检测区的第二像素单元以n*m的矩阵形式排布，且所述n和m均为大于3的正整数。

可选的，所述n和m分别为50。

可选的，所述分隔区的第三像素单元与检测区的第二像素单元位于同一排。

可选的，在制作初期，周边区域的像素单元的线宽小于显示区域的第一像素单元的线宽。

本发明实施例提供了一种阵列基板的制作方法，包括：在衬底基板上形成显示区域和周边区域，其中，显示区域包括多个用于显示的第一像素单元；所述周边区域包括检测区以及环绕所述检测区的分隔区，其中，所述检测区设置有用于检测的第二像素单元，每一像素单元对应设置有薄膜晶体管，分隔区用于使得检测区的第二像素单元的薄膜晶体管的特性均匀。

可选的，所述分隔区设置有非检测用的第三像素单元。

可选的，分隔区的第三像素单元与检测区的第二像素单元同时制作。

可选的，所述周边区域的像素单元的线宽小于显示区域的第一像素单元的线宽。

本发明实施例提供的一种阵列基板及其制作方法，所述阵列基板的周边区域包括检测区和分隔区，所述检测区设置有用于检测的第二像素单元，所述分隔区主要用于保证检测区第二像素单元的薄膜晶体管的均一性，进而保证检测结果与显示区域的像素单元中薄膜晶体管的特性更为接近，测试结果更准确。

附图说明

图1为现有的阵列基板俯视结构示意图；

图2为现有的阵列基板上周边区域的结构示意图；

图3为本发明实施提供的一种阵列基板上周边区域的结构示意图；

图4为本发明实施提供的另一种阵列基板上周边区域的结构示意图；

附图说明：

100-阵列基板；101-显示区域；102-走线区域；103-周边区域；104-检测区；105-分隔区。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

本发明实施例提供了一种阵列基板，包括显示区域和周边区域，其中，显示区域包括多个用于显示的第一像素单元；周边区域包括检测区，在所述检测区设置有用于检测的第二像素单元，每一像素单元对应设置有薄膜晶体管，所述周边区域还包括环绕所述检测区的分隔区，所述分隔区用于使得检测区的薄膜晶体管的特性均匀。