[发明专利]一种闪存存储单元阵列

说明书

技术领域

本发明属于半导体器件的制造领域，涉及一种闪存存储单元阵列，特别是涉及一种高密度闪存存储单元阵列。

背景技术

通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源中断时丢失其数据，而非易失性存储器即使在供电电源关闭后仍能保持片内信息。与其它的非易失性存储技术( 例如，磁盘驱动器) 相比，非易失性半导体存储器具有成本低、密度大的特点。因此，非易失性存储器已广泛地应用于各个领域，包括嵌入式系统，如PC 及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理。

闪存存储器（Flash Memory，简称闪存）是一种可编程擦除、非易失性、非挥发性半导体存储器，既具有半导体存储器读取速度快、存储容量大的优点，又克服了DRAM和SRAM那样切断电源便损失所存数据的缺陷，已成为业界研究的主流之一。

典型的闪存存储器主要是由浮栅（Floating Gate）与控制栅（Control Gate）所构成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与衬底之间以隧穿氧化层（Tunnel Oxide）相隔。

目前市场上流行的闪存阵列主要以NOR（或非门）型阵列结构和NAND（与非门）型阵列结构为主流，其中，NOR闪存存储器（NOR Flash）在存储格式和读写方式上都与常用的内存相近，支持随机读写，具有较高的速度，被广泛应用在手机等移动终端的代码存储芯片中。

在存储器电路中，多采用场效应晶体管（MOSFET）作为存储单元的选通管，字线通常与选通管的栅区域连接，以将存储单元的选通管栅区域引出，从而字线通过栅区域控制存储单元的选中及读写操作。

图1为现有的NOR（或非门）型闪存存储单元阵列结构的俯视图，该阵列由数个存储单元100以阵列形式排列而成，且以MOSFET作为存储单元的选通管，为了简化说明，图1中仅示意16条位线（Bit Line，BL）101、1个共源线（Common Source Line）102和6条字线（Word Line，WL）103的情况，其中，位线101与字线103相互正交，位线101与共源线102相互平行，位线与位线间或字线与字线间相互平行，相邻的位线101之间、相邻的字线103之间、或锗位线101与共源线102之间，均通过介质层106进行隔离。具体地，位线101的金属层通过位线101的漏区接触孔（Drain Contact）104与相应的存储单元漏区（未图示）相连接，共源线102的金属层通过共源线102的接触孔（Source Contact）105，于实际应用中，可根据需要进行结构的扩展。每一行的存储单元的栅区域均通过接触孔（Contact）（未图示）连接至一条字线103，每一列的存储单元的漏区分别连接至一条位线101的金属层，且在同一列上的相邻两个存储单元100共用一个位线101的漏区接触孔104，每一行的存储单元的源区均连接至共源线102且共用一个共源线102的接触孔105。

不过，由于自对准源区工艺将现有的NOR（或非门）型阵列结构为：多条位线101共用一条共源线102，同一行的存储单元100的源区共用一个共源线102的接触孔105；同时，又由于共源线102的宽度远大于位线101的宽度，因此，现有的NOR（或非门）型阵列结构的限制了存储单元阵列的密度（cell array density）。

从而，如何能够在保证特征尺寸（Critical Dimension，CD ）不变的情况下，进一步提高存储单元阵列密度已成为亟待解决的问题之一，以满足集成电路技术不断发展的同时，进一步降低成本。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存存储单元阵列，用于解决现有技术中闪存存储单元阵列的密度受限制的问题。

为实现上述目的及其他相关目的，本发明提供一种闪存存储单元阵列，由数个存储单元以阵列形式排列而成，所述闪存存储单元阵列至少包括：

有源区，包括多个位线有源区和源线有源区、以及连接于位线有源区的第一连接区域和连接于源线有源区的第二连接区域：