[发明专利]实现音频系统中丽音信号的相位判断功能的电路有效
申请号: | 201310328989.4 | 申请日: | 2013-07-31 |
公开(公告)号: | CN104348418B | 公开(公告)日: | 2017-06-20 |
发明(设计)人: | 冯海英 | 申请(专利权)人: | 无锡华润矽科微电子有限公司 |
主分类号: | H03D7/16 | 分类号: | H03D7/16 |
代理公司: | 上海智信专利代理有限公司31002 | 代理人: | 王洁 |
地址: | 214135 江苏省无锡市*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 实现 音频系统 丽音 信号 相位 判断 功能 电路 | ||
技术领域
本发明涉及音频信号处理领域,尤其涉及音频信号的相位判断领域,具体是指一种实现音频系统中丽音信号的相位判断功能的电路。
背景技术
目前,NICAM(Near Instantaneous Companded Audio Multiplex)即丽音的解码的应用不是非常普遍,已有的NICAM解码部分的相位判断基本上都用通过软件实现,即通过DSP(Digital Signal Processer)即数字信号处理器做计算,将相应的输入输出和中间处理都存储在DSP资源中,DSP处理器实时接收音频数据存储后,再进行相位判断。
用18.432MHz的采样频率取得的NICAM音频信号经过数字控制振荡器下变频,余弦滚降及低通滤波后的解调过程后就可以进行解码,解码过程的第一步便是进行相位判断,相位判断可以用硬件实现也可以用软件实现,因为经过解调的数据仍为18.432MHz,若用软件实现,数据量非常大,对DSP的需求也非常高。
因此如果使用软件进行相位判断,计算过程实现将占用大量的DSP资源,由于提高了DSP在整个处理过程中的处理速度,接收的数据量非常大,而处理完的数据量非常小,因此占用大量的DSP系统资源。
发明内容
本发明的目的是克服了上述现有技术的缺点,提供了一种能够实现完全使用硬件对音频信号进行相位判断、结构简单、使用方便、具有更广泛的应用范围的实现音频系统中丽音信号的相位判断功能的电路。
为了实现上述目的,本发明的实现音频系统中丽音信号的相位判断功能的电路具有如下构成:
该实现音频系统中丽音信号的相位判断功能的电路,主要特点是,所述的电路包括:
I路信号锁存模块,用以锁存解调后的I路输入信号;
Q路信号锁存模块,用以锁存解调后的Q路输入信号;
相位差正弦值计算模块,用以计算所述的I路输入信号和Q路输入信号的相位差的正弦值,该相位差正弦值计算模块的输入端分别与所述的I路输入信号、所述的I路信号锁存模块的输出端、所述的Q路输入信号和所述的Q路信号锁存模块的输出端相连接;
相位差余弦值计算模块,用以计算所述的I路输入信号和Q路输入信号的相位差的余弦值,该相位差余弦值计算模块的输入端分别与所述的I路输入信号、所述的I路信号锁存模块的输出端、所述的Q路输入信号和所述的Q路信号锁存模块的输出端相连接;
相位差象限判断模块,用以根据相位差的正弦值和相位差的余弦值确定相位差所在坐标轴的象限,该相位差象限判断模块的输入端分别与所述的相位差正弦值计算模块的输出端和所述的相位差余弦值计算模块的输出端相连接;
恢复补偿模块,用以恢复输入信号和输出相位差值,该恢复补偿模块的输入端与所述的相位差象限判断模块的输出端相连接。
较佳地,所述的I路信号锁存模块包括第一D触发器阵列,所述的第一D触发器阵列的输入端与所述的I路输入信号相连接,所述的第一D触发器阵列的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
更佳地,所述的第一D触发器阵列包括51个I路D触发器,第一个I路D触发器的输入端与所述的I路输入信号相连接,第二个至第51个I路D触发器的输入端分别与前一个I路D触发器的输出端相连接,所述的第51个I路D触发器分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
较佳地,所述的Q路信号锁存模块包括第二D触发器阵列,所述的第二D触发器阵列的输入端与所述的Q路输入信号相连接,所述的第二D触发器阵列的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
更佳地,所述的第二D触发器阵列包括51个Q路D触发器,第一个Q路D触发器的输入端与所述的Q路输入信号相连接,第二个至第51个Q路D触发器的输入端分别与前一个Q路D触发器的输出端相连接,所述的第51个Q路D触发器的输出端分别与所述的相位差正弦值计算模块和相位差余弦值计算模块相连接。
较佳地,所述的相位差正弦值计算模块包括第一乘法器、第二乘法器、第三D触发器阵列、第四触发器阵列和第一加法器,所述的第一乘法器的输入端分别与Q路输入信号和所述的Q路信号锁存模块相连接,所述的第一乘法器的输出端通过第三D触发器阵列与第一加法器相连接,所述的第二乘法器的输入端分别与I路输入信号和所述的I路信号锁存模块相连接,所述的第二乘法器的输出端通过第四D触发器阵列与第一加法器相连接,所述的第一加法器的输出端与所述的相位差象限判断模块相连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润矽科微电子有限公司,未经无锡华润矽科微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310328989.4/2.html,转载请声明来源钻瓜专利网。