[发明专利]一种碳化硅肖特基势垒二极管及其制作方法无效

申请号：	201310330738.X	申请日：	2013-08-01
公开（公告）号：	CN103400853A	公开（公告）日：	2013-11-20
发明（设计）人：	邓小川;李轩;王向东;文译;饶成元;张波	申请（专利权）人：	电子科技大学
主分类号：	H01L29/10	分类号：	H01L29/10;H01L29/872;H01L21/329
代理公司：	成都宏顺专利代理事务所(普通合伙) 51227	代理人：	李顺德;王睿
地址：	611731 四川省成***	国省代码：	四川;51
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种碳化硅肖特基势垒二极管及其制作方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及半导体技术，具体的说是涉及一种碳化硅肖特基势垒二极管及其制作方法。

背景技术

碳化硅（SiC）作为近年来备受关注的一种宽禁带半导体材料，由于具有宽禁带、高临界击穿电场、高热导率、高电子饱和漂移速度等优良的物理特性，相对于Si器件有无法比拟的优势，因而在高温、大功率、高频、强辐照领域有着广阔的应用前景。

相对于碳化硅PN结二极管，碳化硅肖特基势垒二极管(SiC SBD)具有正向开启电压低和开关速度快的优点，这使其非常适合应用于开关电源及高频场合。但是SiC SBD也存在反向漏电流大，抗浪涌能力差的问题。针对SBD和PN结二极管各自的优势和特点，国际上的学者提出了一种称为结势垒控制肖特基二极管（junction barrier controlled Schottky，JBS）结构。为了形成碳化硅JBS器件中的P+岛，通常需要高温和高能量的离子注入工艺。然而对于碳化硅材料，高能量离子注入会导致器件表面损伤，同时碳化硅材料又存在着注入杂质的不完全激活问题，从而使得制作工艺难以控制，芯片成品率下降，这对工艺的可控性和精确性都提出了极高的要求。因此，为了避免离子注入工艺对器件性能的影响，本发明提出了一种通过刻蚀外延P+层的槽型碳化硅SBD结构。

发明内容

本发明所要解决的技术问题，就是提出一种具有抗浪涌能力的槽型碳化硅肖特基势垒二极管结构及其制作方法。

本发明解决上述技术问题所采用的技术方案是：一种碳化硅肖特基势垒二极管，包括依次层叠设置的阴极电极1、N+衬底2、N-漂移区3、P+层4和阳极电极5，其特征在于，所述P+层4上设置有多个固定间距的凹槽6，所述阳极电极5填充在凹槽6内。

本发明提出的结构，在低压时肖特基势垒开启，从而具有低的导通压降；在高压时PN结导通，产生电导调制效应，从而具有大的抗浪涌能力。

具体的，所述凹槽6的断面形状为V字型、矩形和U形中的一种。

具体的，所述凹槽6的深度大于P+层4的厚度，贯穿P+层4并可延伸到N-漂移区3中的任意深度。

具体的，所述阳极电极5采用的材料为钛、镍和铝中的一种或多种组合而成的合金。

具体的，所述N+衬底2和P+层4采用的材料为碳化硅、氮化镓、金刚石、石墨烯、砷化镓、硅和锗中的一种。

一种碳化硅肖特基势垒二极管的制作方法，其特征在于，包括以下步骤：

a.在碳化硅N+衬底2上外延一定厚度的N-漂移区3；

b.在N-漂移区3上外延一定厚度的碳化硅P+层4；

c.刻蚀碳化硅P+层4至N-漂移区3中，形成多个有固定间距的凹槽6，凹槽6的深度大于P+层4的厚度；