[发明专利]绝缘体上三维半导体器件及其形成方法

说明书

技术领域

本发明属半导体制造技术领域，具体涉及一种绝缘体上三维半导体器件及其形成方法。

背景技术

金属-氧化物-半导体场效应晶体管（MOSFET）已经为集成电路行业服务了四十多年。人们发明了各种各样的巧妙技术使其特征尺寸不断缩小，但是并没有改变它的基本结构。然而，集成电路设计窗口，包括性能、动态功耗、静态功耗和器件容差，已经缩小到不得不需要发明一种新的晶体管结构的地步。

随着栅长的不断缩小，MOSFET的转移特性（I_ds-V_gs）发生退化，主要表现在两个方面。一是亚阈值斜率变大和阈值电压降低，也就是说，通过降低栅电极电压V_gs不能使得MOS器件关断得很好。另一方面是，亚阈值斜率和阈值电压均对栅长的变化特别敏感，也就是说，MOS器件的工艺容差变得非常差，该现象被称为短沟道效应。

为了有效地抑制短沟道效应，研究人员提出了一种器件结构，该器件结构使得半导体沟道仅仅存在于非常靠近栅的地方，能够消除远离栅的所有漏电通道。由于此时该半导体沟道足够地薄，其形状看起来像一条鱼的鳍（Fin），因而研究人员形象地称其为FinFET。Fin的结构可以用传统的图形化（pattern）和刻蚀（etch）工艺实现。Fin的材料可以采用廉价的体Si衬底或绝缘体上硅衬底（SOI）来加工，如图1（a）和（b）所示分别给出了体Si和SOI衬底上的FinFET器件基本结构。Fin形成以后，在Fin上依次覆盖栅介质层、栅金属电极，然后利用图形化技术形成图形化了的栅堆叠，紧接着可以形成侧墙、LDD或halo注入、源漏金属硅化物、平坦化隔离介质、互连等工艺步骤，最终形成一个完整的具有功能的FinFET器件。可见，Fin形成以后的工艺步骤均与传统的MOS工艺类似，因此，Fin的制作是FinFET器件的一个关键技术。

FinFET器件可以大幅增强栅对沟道的控制能力，有效地抑制了短沟道效应，使其具有驱动电流大、关态电流小、器件开关比高、成本低、晶体管密度高等优点。根据MOS器件的工作原理，假设其栅长固定，则该晶体管的驱动电流大小正比于器件的有效栅宽。对于具有Triple-gate结构的FinFET器件而言，其有效栅宽为两倍的Fin高度加上Fin的宽度。注意到，Fin的高度通常为其宽度的两倍，甚至更大，因此，FinFET器件的有效栅宽约为两倍的Fin高度。但是，在模拟电路中，常常需要具有不同驱动电流的晶体管，而常规的FinFET器件由于受到制备工艺限制，在同一晶圆上形成具有不同高度的垂直半导体鳍难度较大。现有技术采用不同数目Fin结构单元并联（如Multi-gate FinFET）以形成更大驱动电流晶体管的解决方案，但该方法形成的晶体管的驱动电流仍呈分立形态，而非连续变化形态。

另一方面，人们提出了超薄体绝缘体上硅（Ultra-Thin Body SOI,UTB-SOI）结构MOSFET器件，如图2所示。在该器件中，Si沟道距离栅堆叠非常近，以致没有可观的漏电通道存在，具有非常低的关态电流，同样地基于UTB SOI结构的MOSFET器件也能很好地抑制短沟道效应。由于基于UTB SOI结构的MOS器件，与传统的基于SOI或体硅结构的MOS器件一样，器件的有效栅宽可以随意设计，即晶体管的驱动电流可以呈连续的变化形态，非常有利于模拟集成电路的设计。但是，UTB-SOI衬底需要SOI晶圆的Si薄膜的均匀性在±0.5nm，即小于2个Si原子层，换言之，5nm厚的超薄体Si薄膜具有小于±10%的非均匀性，并且这种均匀性不仅仅要求是存在于单一晶圆，也必须存在于晶圆与晶圆之间。所以，生产UTBSOI晶圆非常昂贵。目前，FinFET器件与UTB SOI MOS器件似乎是跑在两条平行的跑道上的竞争技术，各自沿着自身的技术路线不断发展，尚未很好地结合在一起。

发明内容

本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的目的在于提出一种具有良率高、器件性能好的绝缘体上三维半导体器件及其形成方法。