[发明专利]电熔丝结构

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种电熔丝结构。

背景技术

随着特征尺寸的持续降低，半导体器件越来越容易受到硅基底中杂质或缺陷的影响，单一二极管或MOS晶体管的失效往往会导致整个集成电路芯片的失效。为了解决所述问题，提高成品率，在集成电路芯片中往往会形成一些冗余电路。当制作工艺完成后发现部分器件不能正常工作时，可以通过熔丝熔断将失效电路与其他电路模块电学隔离，并利用冗余电路替换原来的失效电路。特别是在存储器的制造过程中，由于存储器单元的数量很多，难免会有部分存储器单元失效，因此往往会额外形成一些冗余的存储器单元，当制作完成后检测发现部分存储器单元失效时，可以利用熔丝结构将冗余的存储器单元替换原来的失效存储器单元，而不需要将对应的存储器报废，提高了出厂成品率。

目前，常用的熔丝结构通常为两种：激光熔丝（laser fuse）结构和电熔丝（electric fuse，简称E-fuse）结构。激光熔丝结构利用激光束切割熔丝，而电熔丝结构利用大电流将熔丝熔断或发生电迁移导致熔丝断路。随着半导体技术的发展，电熔丝结构逐渐取代了激光熔丝结构。

图1是集成电路芯片中现有一种电熔丝结构的俯视结构示意图，图2是沿图1中AA方向的剖面图，如图1和图2所示，电熔丝结构包括多个（图中以两个为例）电熔丝结构单元，每个电熔丝结构单元包括：衬底1；位于衬底1上的阴极31和与阴极31相连的第一电熔丝32；位于衬底1、阴极31及第一电熔丝32上的介质层2；位于介质层2内的导电插塞5，导电插塞5与第一电熔丝32电连接；位于介质层2上的阳极61和与阳极61相连的第二电熔丝62，第二电熔丝62与导电插塞5电连接。

电熔丝结构常常与金属互连结构同步形成，在同一集成电路芯片上同时制作电熔丝结构及金属互连结构时，电熔丝结构所在区域的电路布局密度小于金属互连结构的电路布局密度，为减少电路布局密度不一致性所带来的不良影响，会在每个电熔丝结构单元第一电熔丝32的两侧设置第一伪电熔丝7、在第二电熔丝62的两侧设置第二伪电熔丝8。因此，相邻两个平行排列的电熔丝结构单元的第一电熔丝32之间设置有第一伪电熔丝7，相邻两个平行排列的电熔丝结构单元的第二电熔丝62之间设置有第二伪电熔丝8。

由于电熔丝结构与金属互连结构同步形成，因此，电熔丝结构占据集成电路芯片的面积会影响金属互连结构的布局设计。现有电熔丝结构占据集成电路芯片的面积较大，使集成电路芯片中金属互连结构的布局设计受到诸多限制。为此，业界迫切需要一种占芯片面积较小的电熔丝结构。

发明内容

本发明要解决的问题是：现有电熔丝结构占据集成电路芯片的面积较大。

为解决上述问题，本发明提供了一种电熔丝结构，包括多个电熔丝结构单元，所述电熔丝结构单元包括：

衬底；

位于所述衬底上的第一电极和与第一电极相连的第一电熔丝；

位于所述衬底、第一电极和第一电熔丝上的介质层；

位于所述介质层内、并与所述第一电熔丝电连接的导电插塞；

位于所述介质层上的第二电极和与第二电极相连的第二电熔丝，所述第二电熔丝与导电插塞电连接，所述第一电极、第二电极中一个为阳极、另一个为阴极；

至少有两个所述电熔丝结构单元共用一个阴极，且共用一个阴极的多个所述电熔丝结构单元位于所述阴极的同一侧。

可选地，共用一个阴极的电熔丝结构单元的第一电熔丝一侧设有第一伪电熔丝，且所述共用一个阴极的电熔丝结构单元的所有第一电熔丝位于第一伪电熔丝的同一侧，所述第一伪电熔丝和第一电熔丝位于同一层。

可选地，共用一个阴极的电熔丝结构单元的第二电熔丝一侧设有第二伪电熔丝，且所述共用一个阴极的电熔丝结构单元的所有第二电熔丝位于第二伪电熔丝的同一侧，所述第二伪电熔丝和第二电熔丝位于同一层。

可选地，所述第一伪电熔丝与第一电极相连。

可选地，所述第二伪电熔丝与第二电极相连。

可选地，所述第一伪电熔丝与第一电熔丝平行。

可选地，所述第二伪电熔丝与第二电熔丝平行。

可选地，所述第一电极、第一电熔丝、第二电极及第二电熔丝的材料为铝或铜。

可选地，所述第一伪电熔丝的材料为铝或铜。

可选地，所述第二伪电熔丝的材料为铝或铜。

与现有技术相比，本发明的技术方案具有以下优点：