[发明专利]半导体集成电路

权利要求书

1.一种半导体集成电路，其特征在于，具备：

前同步码检测部，从接收信号中检测前同步码；

起始标记检测部，与上述前同步码检测部相独立地动作，从上述接收信号中检测起始标记；

解码部，在检测到上述前同步码及起始标记中的至少一方时进行动作，对上述接收信号进行解码；

控制部，即使在上述前同步码检测部及起始标记检测部的检测的一方产生了错误的情况下，也对上述解码部的解码结果进行处理；

前同步码候补探查部，在上述前同步码检测部的检测为错误的情况下，以上述起始标记的检测位置为基准，根据上述接收信号推测前同步码，并作为前同步码候补；以及

后同步码候补变换部，基于上述前同步码候补来生成上述后同步码检测部在检测中使用的后同步码候补。

2.一种半导体集成电路，其特征在于，具备：

前同步码检测部，从接收信号中检测前同步码；

起始标记检测部，与上述前同步码检测部相独立地动作，从上述接收信号中检测起始标记；

解码部，在检测到上述前同步码及起始标记中的至少一方时进行动作，对上述接收信号进行解码；以及

控制部，即使在上述前同步码检测部及起始标记检测部的检测的一方产生了错误的情况下，也对上述解码部的解码结果进行处理。

3.根据权利要求2所述的半导体集成电路，其特征在于，具备：

结束标记检测部，从上述解码部的输出中检测结束标记；以及

后同步码检测部，与上述结束标记检测部相独立地动作，从上述解码部的输出中检测后同步码；

上述控制部即使在上述结束标记检测部及后同步码检测部的检测的一方产生了错误的情况下，也对上述解码部的解码结果进行处理。

4.根据权利要求2所述的半导体集成电路，其特征在于，具备：

前同步码候补探查部，在上述前同步码检测部的检测为错误的情况下，以上述起始标记的检测位置为基准，根据上述接收信号推测前同步码，并作为前同步码候补；以及

后同步码候补探查部，在上述后同步码检测部的检测为错误的情况下，以上述结束标记的检测位置为基准，根据上述解码结果推测后同步码，并作为后同步码候补。

5.根据权利要求4所述的半导体集成电路，其特征在于，

具备发送部，该发送部使用上述前同步码候补及后同步码候补的至少一方来生成发送信号。

6.根据权利要求4或5所述的半导体集成电路，其特征在于，

上述前同步码检测部在上述前同步码为检测错误的情况下设定疑似错误，

上述后同步码检测部在上述后同步码为检测错误的情况下设定疑似错误，

上述控制部基于上述解码部的解码结果来解除上述疑似错误的设定。

7.根据权利要求6所述的半导体集成电路，其特征在于，

在上述前同步码候补探查部及后同步码候补探查部中同一前同步码候补或后同步码候补分别生成了规定次数的情况下，将这些前同步码候补或后同步码候补在上述前同步码检测部或后同步码检测部中优先利用，从而检测上述前同步码或后同步码。

8.根据权利要求2所述的半导体集成电路，其特征在于，具备：

前同步码候补探查部，在上述前同步码检测部的检测为错误的情况下，以上述起始标记的检测位置为基准，根据上述接收信号推测前同步码，并作为前同步码候补；以及

后同步码候补探查部，在上述后同步码检测部的检测为错误的情况下，以上述结束标记的检测位置为基准，根据上述解码结果推测后同步码，并作为后同步码候补。

9.根据权利要求8所述的半导体集成电路，其特征在于，

具备发送部，该发送部使用上述前同步码候补及后同步码候补的至少一方来生成发送信号。

10.根据权利要求8或9所述的半导体集成电路，其特征在于，

上述前同步码检测部在上述前同步码为检测错误的情况下设定疑似错误，

上述后同步码检测部在上述后同步码为检测错误的情况下设定疑似错误，

上述控制部基于上述解码部的解码结果来解除上述疑似错误的设定。