[发明专利]一种半导体器件及其制作的方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种半导体器件及其制作的方法。

背景技术

在半导体器件微型化、高密度化、高速化、高可靠性化、系统集成化等需求的推动下，半导体器件的最小特征尺寸已经从最初的1毫米发展到目前的90纳米或65纳米，并且在未来还将进入45纳米及其以下结点的时代。这样，如果不改变半导体器件的组成成分和结构，仅单纯的按比例缩小会因半导体器件漏电过大而变得不可行，所以半导体器件在按比例缩小的同时会改变一些构件的成分或结构来减小漏电且提高电性能，比如，当半导体的最小特征尺寸进入65纳米的结点时，在进行互补金属氧化物半导体（CMOS）管栅极的制作步骤时，为了提高CMOS的器件性能，会在沉积多晶硅或非晶硅薄膜后，通过离子注入工艺对该薄膜进行预掺杂（pre-doping），之后再刻蚀形成CMOS管的栅极。在实际应用中，为了使NMOS或PMOS等器件的性能更好，需要较高的掺杂剂量，即需要向多晶硅薄膜中掺杂较多的磷或硼等各种离子。

如图1A所示为互补型金属氧化物半导体器件的俯视布局示意图，互补型金属氧化物半导体器件100，其包括多晶硅栅极101，位于栅极两侧的源区102和漏区103。为了准确的像需要注入离子的区域注入离子，通常还需要利用光刻胶在多晶硅薄膜上进行图案定义。如图1B所示，图1B为沿图1A中切线(箭头）做截面图对应的半导体器件的截面示意图，提供具有浅沟槽隔离的半导体衬底100，将半导体衬底100划分为两个区域NMOS区域和PMOS区域，在半导体衬底上形成多晶硅层101，接着，在多晶硅层101上覆盖一层光刻胶层102，再进行曝光、显影等一系列光刻工艺过程，将事先设计的掩膜版上的图形转移到光刻胶层102上，然后，对覆盖有光刻胶层102的多晶硅层101进行离子注入，再采用去除光刻胶层。

在上述对多晶硅层进行预掺杂的步骤中，在互补金属氧化物半导体器件的NMOS区域和PMOS区域之间在横向方向（图1的横向方向）很容易发生掺杂扩散的现象，尤其在后续的热处理过程中多晶硅薄膜在横向方向和垂直方向的扩散速度更快。目前对NMOS区域中的多晶硅薄膜进行N型预掺杂已广泛应用在逻辑互补金属氧化物半导体器件的制作工艺过程中。但是，掺杂扩散现象影响半导体器件的性能，如图2所示，为对互补金属氧化物半导体器件中的NMOS区域的多晶硅层进行N型离子预掺杂以及PMOS区域的多晶硅层未进行P型离子预掺杂时，NMOS区域中的预掺杂多晶硅层的N型离子扩散到PMOS区域中，在PMOS区域中形成一个PN结，这将导致PMOS器件的阈值电压偏移。如果对互补金属氧化物半导体器件中的NMOS区域的多晶硅层进行N型离子预掺杂以及对PMOS区域的多晶硅层进行P型离子预掺杂时，在N型多晶硅薄膜和P型多晶硅薄膜之间的横向扩散（图1的横向方向）将降低对互补金属氧化物半导体器件预掺杂的实际掺杂效率。

因此，需要一种新的制作半导体器件的方法，以解决互补金属氧化物半导体器件中的多晶硅层进行预掺杂时产生的横向扩散问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括下列步骤，提供半导体衬底；在所述半导体衬底上形成多晶硅层；在所述多晶硅层上形成具有第一开口的第一硬掩膜层；在所述第一开口中形成第二硬掩膜层；图案化所述第一硬掩膜层和所述第二硬掩膜层，以形成与所述第一开口方向垂直的栅极掩膜图案；去除所述第二硬掩膜层；根据图案化的所述第一硬掩膜层刻蚀所述多晶硅层，以形成第一多晶硅栅极层和第二多晶硅栅极层；在所述第一多晶硅栅极层和所述第二多晶硅栅极层之间形成第一阻挡层。

优选地，还包括在形成所述第一阻挡层之后去除所述第一硬掩膜层，以露出所述第一多晶硅栅极层和所述第二多晶硅栅极层的步骤。

优选地，还包括在去除所述第一硬掩膜层之后执行再氧化工艺，以在所述第一多晶硅栅极层和所述第二多晶硅栅极层的表面形成第二阻挡层的步骤。

优选地，还包括在执行再氧化工艺之后分别对所述第一多晶硅栅极层和所述第二多晶硅栅极层执行预掺杂的步骤。

优选地，还包括在执行预掺杂之后在所述第一阻挡层和所述第二阻挡层上形成硅化物层的步骤。