[发明专利]导电插塞的形成方法在审
| 申请号： | 201310342926.4 | 申请日： | 2013-08-07 |
| 公开（公告）号： | CN104347489A | 公开（公告）日： | 2015-02-11 |
| 发明（设计）人： | 黄敬勇;张城龙;张海洋 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 导电 形成 方法 | ||
1.一种导电插塞的形成方法，其特征在于，包括：
提供形成有源极和漏极的基底，在所述基底上形成具有开口的第一层间介质层，在所述开口内填充金属层，所述金属层还覆盖所述第一层间介质层表面，对所述金属层进行化学机械抛光至所述第一层间介质层形成金属栅极，所述第一层间介质层表面具有化学机械抛光残留物；
刻蚀部分厚度的第一层间介质层以去除所述残留物；
在剩余的所述第一层间介质层和所述金属栅极表面形成第二层间介质层；
在所述第二层间介质层和所述第一层间介质层内形成位于源极上的源极通孔、位于漏极上的漏极通孔；
在所述源极通孔、漏极通孔内填充导电层形成源极导电插塞、漏极导电插塞。
2.如权利要求1所述的导电插塞的形成方法，其特征在于，所述刻蚀部分厚度的第一层间介质层以去除所述残留物的步骤之前，对所述金属层进行化学机械抛光至所述第一层间介质层形成金属栅极的步骤之后，还包括下列步骤：
对所述金属栅极进行氧化处理，在所述金属栅极表面形成金属氧化层。
3.如权利要求2所述的导电插塞的形成方法，其特征在于，对所述金属栅极进行氧化处理的方法包括：采用含氧等离子体对所述金属栅极表面进行轰击，或者，
采用氧气与所述金属栅极表面发生化学反应。
4.如权利要求3所述的导电插塞的形成方法，其特征在于，所述含氧等离子体为氧等离子体、一氧化碳等离子体、二氧化碳等离子体或臭氧等离子体。
5.如权利要求4所述的导电插塞的形成方法，其特征在于，所述含氧等离子体为氧等离子体时，由氧气等离子化而成，所述氧气的流速为100sccm～400sccm，偏置功率为200W～2000W，所述氧化处理的时间为5s～20s。
6.如权利要求5所述的导电插塞的形成方法，其特征在于，所述金属氧化层的厚度为5埃～15埃。
7.如权利要求1所述的导电插塞的形成方法，其特征在于，刻蚀部分厚度的第一层间介质层的刻蚀气体为CF4、CH3F或CO中的一种或几种，偏置功率小于500W。
8.如权利要求7所述的导电插塞的形成方法，其特征在于，所述部分厚度为30埃～70埃。
9.如权利要求2所述的导电插塞的形成方法，其特征在于，所述金属栅极为铝栅极，所述金属氧化层为氧化铝层。
10.如权利要求1或2所述的导电插塞的形成方法，其特征在于，还包括：
在所述第二层间介质层内形成栅极通孔，所述栅极通孔位于所述金属栅极上；
在所述栅极通孔内填充导电层形成栅极导电插塞。
11.如权利要求1所述的导电插塞的形成方法，其特征在于，所述第一层间介质层的材料为SiO2。
12.如权利要求1所述的导电插塞的形成方法，其特征在于，所述第二层间介质层的材料为SiO2。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310342926.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
