[发明专利]一种降低LDMOS导通电阻并同时提高开状态崩溃电压的LDMOS

说明书

技术领域

本发明涉及横向双扩散金属氧化物半导体场效应晶体管（Lateral Double Diffused MOSFET，LDMOS）技术领域，特别涉及一种降低导通电阻并同时提高开状态崩溃电压的LDMOS器件结构。

背景技术

随着半导体技术的不断发展，横向双扩散金属氧化物半导体场效应晶体管（LDMOS）器件由于其具有良好的短沟道特性而被广泛的应用于移动电话，尤其应用在蜂窝电话中。随着移动通信市场（尤其是蜂窝通信市场）的不断增加，LDMOS器件的制作工艺日益成熟。LDMOS作为一种功率开关器件，具有工作电压相对较高、工艺简易，易于同低压CMOS电路在工艺上兼容等特点，在工作时包括有“关态（off-state）”和“开态（on-state）”，与普通MOS器件相比，在漏极有一个轻掺杂注入区，被称为漂移区。由于其通常用于功率电路，需要获得较大的输出功率，因此必须能承受较高的电压。随着LDMOS的广泛应用功率集成电路，对LDMOS的器件性能要求也越来越高，LDMOS为获得较小的导通电阻，尽量将漂移区尺寸做小，由此导致开状态崩溃电压普遍较低。

如图1为根据现有技术制作的LDMOS器件的截面结构示意图。如图1所示，LDMOS器件包括衬底100，衬底内形成有源区，衬底内的阱101，位于衬底100和阱101表层交界处的场氧化层102，位于半导体衬底100内漂移区108，漂移区108上方的覆盖有漂移区场氧化层103，位于阱区101内的体引出区104，位于阱101内的源区105，位于漂移区108内的漏区106，位于衬底100上方的栅极结构107，在源区、漏区以及栅极上可以分别构图引出源极、漏极、以及栅极。栅极结构107可以部分的延伸至漂移区108的场氧化物层103上。在现有技术中，为了获得较小的导通电阻将漂移区的尺寸做小，在LDMOS工作在高压条件下时，漂移区中耗尽层向漏极扩展，极易扩展至漏区高浓度的引出端（如n+），从而在高浓度引出端边界形成大电场，很容易发生由于大电场引发碰撞电离导致击穿，也即开状态下的崩溃电压较低。

因此，需要一种新型的LDMOS半导体器件，既能降低导通电阻，同时又能提高开状态崩溃电压。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了有效解决上述问题，本发明提出了一种横向双扩散金属氧化物半导体场效应晶体管，包括：半导体衬底，位于所述半导体衬底内的体区；位于所述半导体衬底内的漂移区；位于所述体区内与所述漂移区相隔开的源区和体引出区；位于所述漂移区内的场区和漏区；以及位于所述半导体衬底表面上部分覆盖所述体区、所述漂移区和所述场区的栅极；其中，所述场区和所述漏区之间具有一定距离。

优选地，所述场区和所述漏区之间形成有源区。

优选地，所述栅极位于所述源区和所述漏区之间。

优选地，所述场区为STI或者FOX。

优选地，所述源区和体引出区的掺杂类型相反。

优选地，所述体区与所述漂移区彼此隔离。

根据本发明的制备半导体器件，在保持原有漂移区尺寸不变的前提下，将漂移区靠近漏端的场区尺寸缩短，使原有全部为场区的漂移区，变为一段场区和一段有源区，以降低LDMOS导通电阻，同时提高开状态崩溃电压。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1为根据现有技术制作的LDMOS器件的截面结构示意图；

图2为根据本发明的一个实施方式制作的LDMOS器件的截面结构示意图；

图3为LDMOS的开状态电流-栅源极电压的特性曲线；

图4为LDMOS的关态的击穿电压的特性曲线；

图5为LDMOS的开状态电流-源漏极电压的特性曲线。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。