[发明专利]高压ESD器件版图结构以及包含该版图结构的芯片

说明书

技术领域

本发明涉及版图设计领域，更具体地说，本发明涉及一种高压ESD器件版图结构以及包含该版图结构的芯片。

背景技术

在集成电路设计中，器件的版图结构时常成为决定集成电路性能好坏的关键。布局紧凑、合理的器件版图能够有效的缩小芯片的面积，降低成本，而差的版图则会造成巨大浪费。

MOS管的全称是金属-氧化物-半导体场效应晶体管，它是现代集成电路中的主要器件。在MOS器件版图设计中，需要遵守流片工厂（foundry）提供的设计规则，设计规则是根据工艺产品在正常工作条件下的实际工艺水平和成品率要求，设置的一组同一工艺层及不同工艺层之间几何尺寸的限制。

传统的对称高压ESD（Electro-Static discharge，即静电释放）MOS器件版图设计如图1所示，该MOS器件包括三个电极，分别是栅极(Gate)1、源极(Source)和漏极(Drain)。在该版图结构中，栅极位于源极和漏极之间，栅极下方为有源区或者沟道区2，用于隔开源极和漏极。漏端用高压N型漂移区6作为其漏极扩展端，用于降低电场，同时在漏极扩展端位于场氧下方，用于承受漏极和栅极之间的高电压。所述三个区域都是杂质注入区域，三个区域之间要有一定的间距。

上述版图设计的特征在于沟道区的宽度和漏极区和源极区宽度近似，由于漏极区宽度要伸出沟道区宽度，所以在伸出方向上，漏极扩展区和源极扩展区之间由于要遵守设计规则制作的沟道长度较大，由此设计的器件版图面积较大，进一步造成芯片面积及成本上升。芯片设计的发展要求在不影响芯片性能的前提下尽量缩小芯片面积，显然，上述设计不能满足芯片技术的发展。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种对称高压ESD MOS管版图设计方法及装置，以解决ESD MOS管版图面积较大的问题。相应的，本发明还提供了一种包括所述ESD MOS管的芯片，以解决芯片面积较大的问题。

根据本发明的第一方面，提供了一种高压ESD器件版图结构，其包括：

半导体衬底，其具有高压阱区；

器件栅氧区，其限定该半导体衬底的有源区；

漂移区，其形成在该器件有源区的外围；

杂质区，其形成在漂移区的下方，但小于有源区宽度；

源极区，漏极配置在杂质区中；

器件栅区，位于有源区的上方；

场板区，位于漂移区的上方；

其中，器件栅区及有源区宽度伸出杂质区。

优选地，所述高压ESD器件版图结构还包括器件栅氧区上的栅极区，栅极设置在漏极区和源极区之间，并且源极区和漏极区相对于栅极区对称。

优选地，器件栅氧区下方的栅极有源区伸出漏极区和源极区。

根据本发明的第二方面，提供了一种高压ESD器件制造方法，其包括：

进行阱注入工艺，利用根据权利要求1至3之一所述的高压ESD器件版图结构形成沟道区，并定义器件的有源区，形成MOS的体引出区、源区、漏区、沟道区、漂移区；

接下来进行环绕漏极、源极以及漂移区的杂质注入工艺，然后形成栅介质层，淀积和刻蚀栅材料，形成栅；

对对称高压NMOS进行源极、漏极的N型重搀杂，体区的体引出区进行P型重搀杂；对对称高压PMOS进行源极、漏极的P型重搀杂，体区的体引出区进行N型重搀杂；

完成后续的孔及金属连接工作。

根据本发明的第三方面，提供了一种包括根据本发明的第一方面所述的高压ESD器件版图结构的芯片。

按照本发明所述的版图设计，避免了高压N型漂移区或者高压P型漂移区之间的设计规则限制，其中栅极有源区宽度增加，而栅极有源区长度减小，这种设计方式增加了沟道区的宽长比，降低了导通电阻，电流能力得到了提升，从而优化了ESDMOS管的性能，提高了芯片的集成度。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据现有技术的高压ESD器件版图结构。

图2是本发明实施例所提供的一种改进的对称高压ESDNMOS管版图结构的示意图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。