[发明专利]CMOS图像传感器及其图像数据的传输方法

说明书

本发明公开了一种CMOS图像传感器，包括具有2N列的像素阵列；列选择控制模块，用于将像素阵列的列均分为第一组和第二组；模数转换模块，包括与第一组各列对应相连的N个第一列级ADC及与第二组各列对应相连的N个第二列级ADC，用于将像素的模拟信号转换为数字信号并输出，其中第二列级ADC根据第一触发信号并行输出数字信号；寄存器模块，接收第一列级ADC或第二列级ADC并行输出的N个数字信号并将其串行输出；以及时序控制模块，在选定行的第一组列的像素的数字信号输出完毕时，发出该第一触发信号至第二列级ADC使其将转换的N个数字信号并行输出至寄存器模块。本发明的CMOS图像传感器能够减小占用面积。

技术领域

本发明涉及图像传感器领域，具体为一种CMOS图像传感器及其图像数据的传输方法。

背景技术

图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，可分为CCD（Charge Coupled Device，电荷耦合元件）和CMOS（Complementary Metal-OxideSemiconductor，金属氧化物半导体元件）两大类。CMOS传感器获得广泛应用的一个前提是其所拥有的较高灵敏度、较短曝光时间、日渐缩小的像素尺寸和大规模生产的低成本效应。

随着CMOS技术在大规模生产中的应用，基于CMOS技术的许多产品在成本方面体现出越来越多的优势。尤其随着CMOS技术特征尺寸的不断降低（scaling down），单位面积芯片的成本也在不断减小。因此，得益于此，基于CMOS技术的图像传感器比CCD图像传感器表现出更强的竞争力。

CMOS图像传感器的重要发展方向之一就是其向大像素、高分辨率图像传感器领域发展，主要的表现在于CMOS图像传感器的分辨率不断提高，而分辨率的提高将会带来图像传输速度的下降。然而，对于某些视频应用来说，不仅要求CMOS图像传感器的分辨率不断提高，而且要求CMOS图像传感器的全画幅数据读出速率也不断提高。例如，对于一个1080p高清和VGA格式的CMOS图像传感器芯片来说，两个都要求有每秒25帧以上的数据传输速率，但是显然，1080p高清的数据读出速率要远高于VGA格式。

传统的CMOS图像传感器的图像数据传输方法是通过与像素阵列列数相同个数的列级ADC将一行像素的数据经读取模拟信号、转换为数字信号，再通过与列级ADC一一对应相连的移位寄存器将数字信号串行输出，全部完成后，再进行下一个像素的数据的读取、转换和输出，不仅整个图像的数据传输速度受到了限制，且当像素阵列的列数较多时，需要的列级ADC和移位寄存器也更多，增加了整个CMOS图像传感器的面积。

发明内容

本发明的主要目的在于克服现有技术的缺陷，提供一种占用面积较小的CMOS图像传感器。

为达成上述目的，本发明提供一种CMOS图像传感器，包括具有2N列的像素阵列，列选择控制模块，模数转换模块，寄存器模块以及时序控制模块。其中列选择控制模块与所述像素阵列相连，用于将所述像素阵列的列均分为第一组和第二组；模数转换模块包括第一列级ADC组和第二列级ADC组，其中第一列级ADC组包括与所述像素阵列的第一组各列对应相连的N个第一列级ADC，用于并行读取选定的一行中所述第一组列的N个像素的模拟信号并转换为数字信号后并行输出；第二列级ADC组包括与所述像素阵列的第二组各列对应相连的N个第二列级ADC，用于并行读取所述选定的一行中所述第二组列的N个像素的模拟信号并转换为数字信号，并根据第一触发信号并行输出；寄存器模块与所述第一列级ADC组及第二列级ADC组相连，其包括与所述N个第一列级ADC及所述N个第二列级ADC对应相连的N个串连的移位寄存器，用于接收所述第一列级ADC组或所述第二列级ADC组输出的N个数字信号并将其串行输出；时序控制模块与所述寄存器模块及模数转换模块相连，在所述寄存器模块将所述选定的一行中所述第一组列的像素的数字信号输出完毕时，发出所述第一触发信号至所述第二列级ADC组使其将转换的N个数字信号并行输出至所述寄存器模块，其中N为正整数。