[发明专利]层叠封装结构及其形成方法

说明书

相关申请

本申请与2013年3月15日提交的名称为“Package-on-Package Structure and Method of Forming Same”的美国临时专利申请No.61/793,543(代理人案号为TSM13-0185P)相关，其全部内容结合于此作为参考。

技术领域

本发明涉及半导体技术领域，更具体地，涉及层叠封装结构及其形成方法。

背景技术

由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成度的提高，半导体工业已经历了快速发展。在多数情况下，集成度的提高源于半导体工艺节点的缩小(例如，使工艺节点向亚20nm节点缩小)。随着近来对小型化、更高速度、更大带宽以及更低功耗和延迟时间的要求的出现，出现了对于半导体管芯更小并且更具创造性的封装技术的需求。

随着半导体技术的进一步发展，层叠封装半导体器件已作为有效替代而出现以进一步减小半导体器件的物理尺寸。在层叠封装半导体器件中，将诸如逻辑电路、存储器电路以及处理器电路等的有源电路制造在不同的晶圆和封装件上。将两个或多个封装件安装在彼此的顶部，即，堆叠，同时有标准接口来传输它们之间的信号。通过采用层叠封装半导体器件可实现更高的密度。此外，层叠封装半导体器件可实现较小的形成因数、较好的成本效益、提高的性能以及较低的功耗。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种器件，包括：

底部封装件，包括：

多个互连结构；

多个第一凸块，形成在所述底部封装件的第一面上；和

多个金属凸块，形成在所述底部封装件的第二面上，其中，所述金属凸块具有宽度D1和高度H1，并且D1大于H1；

半导体管芯，接合在所述底部封装件的第二面上，其中，所述半导体管芯通过所述互连结构电连接至所述第一凸块；

顶部封装件，接合在所述底部封装件的第二面上，其中：

所述顶部封装件包括多个第二凸块，并且每个第二凸块和相应的金属凸块形成位于所述顶部封装件和所述底部封装件之间的连接结构；以及

底部填充层，形成在所述顶部封装件和所述底部封装件之间，其中，所述金属凸块嵌入在所述底部填充层中。

在可选实施例中，所述半导体管芯的顶面暴露在所述底部填充层的外部。

在可选实施例中，H1与D1的比率在大约10％至大约90％的范围内。

在可选实施例中，所述金属凸块为扁平球，并且每个金属凸块都为球的一部分。

在可选实施例中，所述器件还包括：位于所述底部填充层和所述顶部封装件之间的间隙。

在可选实施例中，所述金属凸块由铜形成。

在可选实施例中，所述第一凸块由焊锡、铜和它们的任意组合形成；以及，所述第二凸块由焊锡、铜和它们的任意组合形成。

根据本发明的另一方面，还提供了一种器件，包括：

顶部封装件，安装在底部封装件上，所述底部封装件包括：

多个互连部件；

多个第一凸块，形成在所述底部封装件的第一面上；和

多个金属凸块，形成在所述底部封装件的第二面上，其中，所述金属凸块具有宽度D1和高度H1，并且D1大于H1；

半导体管芯，接合在所述底部封装件的第二面上，其中：

所述半导体管芯通过所述互连部件电连接至所述第一凸块；

所述半导体管芯的互连结构与所述底部封装件的互连部件直接接触；和

所述半导体管芯位于所述顶部封装件和所述底部封装件之间；以及

底部填充层，形成在所述顶部封装件和所述底部封装件之间。

在可选实施例中，所述器件还包括：多个第二凸块，形成在所述顶部封装件上，其中，所述第二凸块和所述金属凸块形成多个连接结构。

在可选实施例中，所述连接结构位于所述顶部封装件和所述底部封装件之间。

在可选实施例中，所述半导体管芯的顶面暴露在所述底部填充层的外部。

在可选实施例中，所述互连部件至少包括形成在金属间介电层中的金属线。

在可选实施例中，所述金属凸块嵌入在所述底部填充层中。

在可选实施例中，H1与D1的比率范围在大约10％至大约90％之间。

根据本发明的又一方面，还提供了一种方法，包括：

通过粘合层将多个金属凸块附接在载体上；

通过所述粘合层将半导体管芯附接在所述载体上；