[发明专利]一种硅通孔三维耦合串扰噪声模型及其建模方法

说明书

技术领域

本发明涉及集成电路中TSV（Through Silicon Via硅通孔）噪声的建模，特别是涉及一种硅通孔三维耦合串扰噪声模型及其建模方法。

背景技术

随着处理器技术逐步进入众核体系结构和3D堆叠集成时代，高集成度造成的立体耦合串扰效应及TSV（Through Silicon Via硅通孔）工艺本身的良率问题，为3D众核片内通信的设计带来了新的挑战。

传统的面向防串扰的片上可靠性设计参考的噪声源一般依赖于白噪声表现形式，以此作为可靠性设计方案的主要设计依据和性能评估标准，但这也可能带来过度设计（Over-Design）、资源消耗过高等问题。而由于3D工艺导致数据通信在水平和垂直方向上性能的差异性，以及适应不同3D-NoC通信结构的特点的需要，归一化的白噪声源不足以提供更接近于现实的3D众核可靠性验证环境指标。

面向3D集成电路设计的TSV技术在进一步提升电路集成度的同时，也加重了其垂直传输路径上的信号串扰问题，并且随着电路设计者对TSV传输带宽需求的不断加大，单位面积上TSV的数量也将同时上涨，并将工作在更高的传输频率上。因此，由TSV垂直路径上的串扰而引入的信号质量分析将变得尤为重要。因此本发明将基于超深亚微米三维工艺下串扰噪声的产生原因及机制分析，建立面向3D众核晶圆堆叠形式的三维耦合串扰噪声模型，该模型可作为3D集成电路防串扰可靠性分析与设计的主要参考依据。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种硅通孔三维耦合串扰噪声模型及其建模方法，其可以快速有效的计算出串扰值，并且还能够根据实际制造工艺的偏差进行修正，达到建模的快速和准确性。

为达上述及其它目的，本发明提供一种硅通孔三维耦合串扰噪声模型，其中，该串扰噪声模型根据双线传输线电磁场耦合模型，将TSV以及相邻TSV间提供传输通路的硅衬底分割为多个各自独立的阻抗单元，相互连接构成RCGL电路模型，相邻TSV耦合对之间形成一组可计算串扰值的双端口串扰模型。

进一步地，该串扰噪声模型包括2根用于信号传输的信号TSV及两根提供公地端的公地TSV，每个TSV端口都通过连接底盘连接上下层各自TSV上的信号值，连接底盘下方有一层金属介质层，介质层下方有一层场离子注入层，用于阻隔n沟道，TSV嵌入硅衬底中，由包裹着的绝缘层与之隔开。

进一步地，该RCGL电路包括两种拓扑结构：沿着TSV的传输方向主要包括构成TSV传输路径上阻抗的串联的电阻R_TSV和电感L_TSV，在两个TSV之间包括表征耦合串扰的拓扑结构，该拓扑结构衬底包含两个并联支路，支路1为金属介质层容抗C_IMD，支路二由TSV绝缘层SiO₂容抗C_TSV与并联的场离子注入层阻抗和衬底阻抗串联组成。

进一步地，细化每段TSV的阻抗，考虑每段阻抗差异，再彼此连接构成完整RCGL电路。

进一步地，各个部分阻抗计算式如下：

a)各段TSV绝缘层阻抗，

CTSV=2πhTSVϵox/lnrTSV+toxrTSV,]]>其中ε_ox是SiO₂介质参数，

b)各段TSV自身阻抗计算，其中μ_cu和σ_Cu分别是铜的磁导率和电导率，p是相邻TSV间距，f是工作频率，