[发明专利]硅通孔及其形成方法

说明书

技术领域

本发明涉及半导体工艺领域，特别是涉及一种硅通孔及其形成方法。

背景技术

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于引线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。

基于硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片（如射频、内存、逻辑、MEMS等）集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

硅通孔形成过程通常包括在硅衬底中形成通孔，在所述通孔表面形成绝缘层，用铜或钨填充满表面被所述绝缘层覆盖的所述通孔以形成导电柱。然而，随着半导体集成程度的提高，所述通孔的直径越来越小，用铜或钨填充所述通孔时，所形成的导电柱内部会出现孔洞（void）。

如图1所示，在半导体衬底11中设置硅通孔，硅通孔具有导电柱12，导电柱12内部具有孔洞13。一旦导电柱12内部出现孔洞13，就会导致硅通孔电阻增大，导电性能下降，电连接性能不良，甚至出现电迁移和应力迁移，进而导致硅通孔可靠性下降。

虽然业已提出通过在硅通孔形成过程中，增大通孔开口的方法，以利于铜或钨的填充，但是其效果差强人意，并且增大所述通孔开口还会导致芯片的表面面积减小。

为此，需要一种新的硅通孔技术，以避免硅通孔中导电柱内部出现孔洞的问题。

发明内容

本发明解决的问题是提供一种硅通孔及其形成方法，以避免硅通孔中导电柱内部出现孔洞的问题。

为解决上述问题，本发明提供一种硅通孔的形成方法，包括：

提供半导体衬底，所述半导体衬底具有通孔，所述通孔的表面具有绝缘层；

在所述通孔中填充满锗化硅。

可选的，采用低压化学气相沉积法在所述通孔中填充满所述锗化硅。

可选的，所述低压化学气相沉积法所采用的气体包括硅烷和锗烷。

可选的，所述低压化学气相沉积法所采用的气体还包括三氯化硼、五氯化磷和五氯化砷的至少一种。

可选的，所述低压化学气相沉积法所采用的温度范围包括370℃～450℃，压强范围包括180mTorr～220mTorr，反应时间范围包括125min～375min。

可选的，在所述通孔中填充所述满锗化硅之后，采用化学机械平坦化或者无图案刻蚀对所述锗化硅进行平坦化。

可选的，所述通孔的深度大于或者等于30μm，所述通孔的深宽比小于或者等于1:10。

为解决上述问题，本发明还提供一种硅通孔，包括位于半导体衬底中的绝缘层和位于所述绝缘层中的导电柱，所述导电柱的材料包括锗化硅。

可选的，所述导电柱的材料还包括硼离子、磷离子和砷离子的至少一种。

可选的，所述导电柱的导电率范围包括7ohm/sq～13ohm/sq。

与现有技术相比，本发明的技术方案具有以下优点：

本技术方案中使用锗化硅填充通孔以形成硅通孔。由锗化硅具有良好的填充能力，其在通孔侧面和通孔底部的填充速度几乎相等，因此，采用锗化硅填充所述通孔时，所形成的导电柱内部不出现孔洞，因此所形成的硅通孔电性能稳定，可靠性高。

进一步，采用低压化学气相沉积法在所述通孔中填充满所述锗化硅，相比于电镀铜和金属有机化合物化学气相沉积法而言，节约了工艺成本。

进一步，低压化学气相沉积所采用的温度范围包括350℃～440℃，减少能耗，节省成本，并且可以与多种类型的后续工艺兼容。

附图说明

图1为现有技术形成的硅通孔示意图；

图2至图5为本发明硅通孔形成方法实施例的示意图。

具体实施方式

现有方法在形成硅通孔的过程中，通常采用铜或者钨进行填充。