[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

基板，包括通过多个第一沟槽和多个第二沟槽限定的多个有源部分；

多个器件隔离图案，在所述多个第一沟槽中并沿所述多个有源部分的侧壁延伸；

多个栅图案，在所述多个第二沟槽中并跨过所述多个有源部分和所述多个器件隔离图案延伸；

多个欧姆图案，分别在所述多个有源部分上；和

多个金属图案，耦接到所述多个欧姆图案，

其中当在平行于所述多个第一沟槽和第二沟槽的方向测量时，所述多个欧姆图案的每个具有宽度大于其下的所述多个有源部分中的相应一个有源部分的宽度的部分，

其中所述多个栅图案的每个包括：

栅绝缘层，覆盖所述多个第二沟槽中的相应一个第二沟槽的内表面；

栅线，填充所述多个第二沟槽中的被所述栅绝缘层覆盖的相应一个第二沟槽的下部区；和

栅覆盖图案，填充所述多个第二沟槽中的被所述栅绝缘层覆盖的相应一个第二沟槽的上部区，

其中所述栅绝缘层的上表面在所述欧姆图案的侧部被所述欧姆图案部分地暴露。

2.如权利要求1所述的半导体器件，其中所述栅绝缘层具有低于所述栅覆盖图案的顶表面的顶表面，由此暴露所述栅覆盖图案的上部侧表面。

3.如权利要求2所述的半导体器件，其中所述栅绝缘层在所述基板和所述栅线的面对表面之间的局部区域内，且

所述栅线与所述多个器件隔离图案接触。

4.如权利要求2所述的半导体器件，其中所述多个欧姆图案与所述栅绝缘层的所述顶表面和所述栅覆盖图案的所述暴露的上部侧表面中的至少之一接触。

5.如权利要求2所述的半导体器件，其中所述多个欧姆图案的底表面低于所述栅绝缘层的所述顶表面。

6.如权利要求1所述的半导体器件，其中所述多个器件隔离图案的每个以及所述多个栅图案的每个包括：

第一绝缘层，接触所述多个有源部分中的相应一个有源部分，所述第一绝缘层由从硅氧化物和金属氧化物中选择的一种制成；以及

第二绝缘层，与所述多个有源部分中的相应一个有源部分间隔开，所述第二绝缘层由硅氮化物和硅氮氧化物之一制成，

其中所述第一绝缘层的顶表面低于所述第二绝缘层的顶表面，和

所述多个欧姆图案中的相应一个欧姆图案包括在所述第一绝缘层上的延伸部。

7.一种半导体器件，包括：

基板，包括通过多个第一沟槽和多个第二沟槽限定的多个有源部分；

多个器件隔离图案，在所述多个第一沟槽中并沿所述多个有源部分的侧壁延伸；

多个栅图案，在所述多个第二沟槽中并跨过所述多个有源部分和所述多个器件隔离图案延伸；

多个欧姆图案，分别在所述多个有源部分上；和

多个金属图案，耦接到所述多个欧姆图案，

其中当在平行于所述多个第一沟槽和第二沟槽的方向测量时，所述多个欧姆图案的每个具有宽度大于其下的所述多个有源部分中的相应一个有源部分的宽度的部分，

其中所述多个器件隔离图案的每个包括连续地堆叠在所述多个第一沟槽中的相应一个第一沟槽的内表面上的第一器件隔离图案和第二器件隔离图案，

所述第一器件隔离图案具有低于所述第二器件隔离图案的顶表面的顶表面，由此暴露所述第二器件隔离图案的上部侧表面，

其中所述欧姆图案与所述第一器件隔离图案的上部侧表面接触。

8.如权利要求7所述的半导体器件，其中所述多个欧姆图案与所述第一器件隔离图案的所述顶表面和所述第二器件隔离图案的暴露的上部侧表面中的至少之一接触。