[发明专利]一种优化寄存器控制信号的工艺映射方法及集成电路

说明书

本发明涉及一种优化寄存器控制信号的工艺映射方法及集成电路，其中，所述方法包括：对用户设计进行寄存器传输级综合，得到寄存器的门级网表；把至少一个寄存器的控制信号通过组合逻辑映射到寄存器的输入端，使含不同控制信号的寄存器布局在同一LE里。本发明可使拥有较多独立控制信号的寄存器布局在同一个PLB中，降低独立的控制信号的数量，提高布线的成功率。

技术领域

本发明涉及FPGA，具体涉及到FPGA硬件架构中的一种工艺映射。

背景技术

在许多FPGA（Field－Programmable Gate Array，即现场可编程门阵列）的硬件架构中，通常会将一个PLB（Programmable Logic Block,即可编程逻辑模块）中的一组寄存器共享相同的控制信号（使能/复位/置位），因此在布局布线时，必须拥有相同的控制信号的寄存器才能放在同一个PLB当中，对于拥有较多独立控制信号的寄存器的大型设计而言，布局时必须将其分散到不同的PLB当中，从而使布局的结果相当松散，进而会增加布线时的复杂度，降低布线的成功率。甚至于对于独立的控制信号过多的设计而言，在布局阶段就会失败。

设计一种在逻辑综合阶段减少独立的控制信号的数量来提升布局布线成功率的方法，以消除该寄存器原先的使能/同步置位/同步复位信号，降低独立的控制信号的数量，是亟待解决的问题。

发明内容

本发明的目的是提供一种在逻辑综合阶段减少独立的控制信号的数量来提升布局布线成功率的工艺映射方法及集成电路，以解决在大型设计下，拥有较多独立控制信号的寄存器在布局时控制信号分散，布局结果松散，复杂性较大的问题。

为实现上述目的，本发明提供了一种优化寄存器控制信号的工艺映射方法及集成电路，通过添加一部分组合逻辑的方式来消除该寄存器原先的使能/同步置位/同步复位信号，从而达到降低独立的控制信号的数量的目的。

在第一方面，本发明提供了一种优化寄存器控制信号的工艺映射方法，包括：对用户设计进行寄存器传输级综合，得到寄存器的门级网表；把至少一个寄存器的控制信号通过组合逻辑映射到寄存器的输入端，使含不同控制信号的寄存器布局在同一LE里。

在第二方面，本发明提供了一种优化寄存器控制信号的集成电路，包括：LE，包括多个寄存器，用作逻辑运算的组合逻辑电路，将原属于多个寄存器中的一个寄存器的控制信号映射到该寄存器的输入端。

本发明解决了现有技术下拥有较多独立控制信号的寄存器的大型设计布局结果松散、复杂度较高的问题，使用了较少的通用器件，实现了寄存器控制信号的优化，提高了布局布线的成功率。

附图说明

图1为本发明中优化寄存器控制信号的工艺映射方法流程图；

图2为本发明实施例1中一个LE中寄存器共享使能信号示意图；

图3a-b为本发明实施例1中含使能信号的寄存器控制信号的优化方案示意图；

图4为本发明实施例2中含同步复位信号的寄存器控制信号的优化方案示意图；

图5为本发明实施例3中含同步置位信号寄存器控制信号的优化方案示意图；

图6为本发明实施例4中含使能信号和同步复位信号寄存器控制信号的优化方案示意图；

图7为本发明实施例5中含使能信号和同步置位信号寄存器控制信号的优化方案示意图；

图8为本发明实施例6中含使能信号、同步复位信号和同步置位信号寄存器控制信号的优化方案示意图。

具体实施方式

图1是本发明中一种优化寄存器控制信号的工艺映射方法流程图。该方法包括以下步骤：