[发明专利]具有嵌入式硅锗源漏区域的场效应晶体管中邻近效应的减少

权利要求书

1.一种在主体的半导表面制造集成电路的方法，其包括：

在所述表面的选择位置形成浅沟道隔离结构，以限定由所述浅沟道隔离结构所环绕的所述表面的一个或更多有源区；

形成上覆有源区的栅介电层；

接着在所述有源区的位置形成上覆所述栅介电层的一个或更多栅电极结构；

在上覆所述栅电极结构的位置形成掩膜层并使其图案化；

接着蚀刻所述有源区的一部分，以形成延伸到所述表面中一个深度的凹槽；

接着将硅和锗的合金沉积到所述凹槽中，所述合金在所述有源区的表面与所述栅介电层之间的界面上方在所述栅电极下面的点处延伸所述凹槽的深度的至少大约20%；以及

将所沉积的合金掺杂为第一导电类型。

2.根据权利要求1所述的方法，其进一步包括：

在所述表面形成第二导电类型的阱区域；

其中所述有源区被布置在所述阱区域的一个或更多中。

3.根据权利要求1所述的方法，其中所述沉积步骤由选择性外延执行。

4.根据权利要求1所述的方法，其中所述掺杂步骤包括：

在所述沉积步骤期间，对所沉积的合金就地掺杂。

5.根据权利要求1所述的方法，其中所述掺杂步骤包括：

将所述第一导电类型的掺杂离子注入到所沉积的合金中。

6.根据权利要求1所述的方法，其中所述形成掩膜层的步骤包括：

整体沉积硬掩膜层；以及

各向异性地蚀刻所述硬掩膜层，以便提供在上覆所述有源区的一个或更多栅电极结构的上方被布置的硬掩膜，所述硬掩膜包括沿所述栅电极结构的侧面的部分；

其中蚀刻所述有源区的一部分以在半导体中形成所述凹槽的步骤使用所述硬掩膜作为所述掩膜层。

7.根据权利要求1所述的方法，其中所述凹槽的深度是大约到大约

8.根据权利要求7所述的方法，其中所述合金在所述有源区的表面与所述栅介电层之间的界面上方在所述栅电极下面的点处延伸大约到大约

9.根据权利要求7所述的方法，其中在所述表面测量的，所述栅电极中一个的边缘被布置在距离所述浅沟道隔离结构中一个的最近平行边缘至少大约处。

10.根据权利要求1所述的方法，其进一步包括：

在所沉积的合金上方形成多晶硅层。

11.根据权利要求10所述的方法，其进一步包括：

在所述形成多晶硅层的步骤后，沉积金属层；以及

使所述金属与所述多晶硅反应形成金属硅化物包层。

12.根据权利要求1所述的方法，其进一步包括：

在沉积所述合金的步骤后，沉积金属层；以及

使所述金属与所述合金反应形成金属硅化物包层；

其中沉积所述合金的步骤将所述合金沉积得足够厚，以便在所述反应步骤后，未反应的合金在所述有源区的表面与所述栅介电层之间的界面上方在所述栅电极下面的点处延伸所述凹槽的深度的至少大约20%。

13.一种集成电路，其包括：

具有半导表面的主体；

被布置在所述表面的选定位置的浅沟道隔离结构，并且其限定其间的所述表面的有源区；

在所述表面的有源区形成的金属氧化物半导体晶体管，其包括：

被布置在所述有源区的位置的栅介电层；

被布置在所述有源区处所述栅介电层的一部分上方的第一栅电极，所述第一栅电极具有和限定所述有源区的浅沟道隔离结构的边缘基本平行的边缘；以及

被布置到所述第一栅电极的相对侧上所述有源区中选定深度的第一和第二嵌入式硅锗结构，所述第一和第二嵌入式硅锗结构中的每个在所述有源区的表面与所述栅介电层之间的界面上方在所述第一栅电极下面的点处延伸所述选定深度的至少大约20%。

14.根据权利要求13所述的集成电路，其进一步包括：

被布置在所述有源区的表面并延伸到所述主体中的阱区域，所述阱区域的导电类型与所述第一和第二硅锗结构的导电类型相反；

其中所述有源区被布置在所述阱区域内部。

15.根据权利要求13所述的集成电路，其中所述第一和第二嵌入式硅锗结构是掺杂的p型。