[发明专利]高速模数转换器的数字后台校准方法

说明书

技术领域

本发明涉及模数转换技术领域，尤其涉及一种高速模数转换器的数字后台校准方法。

背景技术

高性能模数转换器广泛应用于各式生物医疗电子和智能移动电子设备。传统模数转换器性能受模拟电路系统自身的制约。通常高精度电路需要大增益放大器和大采样负载电容，但高速电路需要大带宽放大器和小负载电容，低功耗电路需要小电容和低带宽放大器。而放大器设计性能中，高增益和高带宽又是矛盾的量，需要互相折中，或者兼顾两者需要以超大的功耗作为代价才能实现。且模拟信号自身抗干扰能力弱，易受环境波动影响。总之模拟系统受制于自身设计思路的各种先天缺陷。

作为物理世界与电路世界的桥梁，模拟系统自身性质决定它对环境和工艺变化极其敏感。工艺微小的偏差都将导致模拟系统性能剧烈的恶化。以14bit（比特）128M（兆）的pipeline ADC（流水线型模数转换器）为例，时钟路径的静态不匹配和时钟负载的区域差异会导致采样时钟偏差。对于此高性能ADC来说，仅100皮秒的时钟偏差便会导致量化出现错误或失码。MDAC（乘法数模转换器）采样电容与反馈电容失配高于0.1%便会导致有效位数从12位急剧下降到6位。Pipeline（流水线）首级放大器低频增益需高于90db，单位增益带宽高于2.7Ghz，相位裕度大于60°，以保证稳定。为同时满足这些指标不仅需要采用新型的放大器技术（如增益增强型放大器和跨导加倍技术），而且还需满足放大器设计中的大摆幅，低噪声，高线性度等要求。电路复杂度剧增，所需功耗极大，受工艺失配影响也更难以预知。同时高速高精度模数转换器也已面临设计极限。放大器性能约束，时钟变化，工艺波动等都对其造成极大限制。各种约束模型包括如下：

放大器有限带宽、放大器有限增益；

放大器失调电压，失调电流；

采样电容与反馈电容失配，寄生效应；

另外放大器转换曲线的影响，导致传输曲线出现各种线性和非线性误差；

流水线级噪声电压的累积，则直接限制可量化信号的有效精度。

为突破模拟系统设计的固有极限，数模混合片上系统设计中，开始更多的考虑用数字的方式修正模拟系统中存在的诸多问题。因此较多数字电路和较少模拟电路的混合设计思路成为未来SOC（System on Chip，系统级芯片）设计发展的方向。

发明内容

本发明的主要目的在于提供一种高速模数转换器的数字后台校准方法，保留高速模数转换器的转换速度，实现高速度的模数信号转换，同时降低高性能高功耗模拟电路的使用范围和复杂度。

本发明提供了一种高速模数转换器的数字后台校准方法，包括：

同步匹配步骤：同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配；

迭代步骤：后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，对经过同步匹配后的高速模数转换器输出的原始数字转换信号和参考Δ-Σ型模数转换器输出的参考数字转换信号进行误差迭代，获得具有最优权重的系数矩阵；

校准步骤：所述后向型全极点格型自适应滤波器将所述原始数字转换信号与该系数矩阵卷积，得到校准后的数字信号编码。

实施时，迭代步骤进一步包括：

后向型全极点格型自适应滤波器采用变步长最小均方梯度搜索算法，根据经过同步匹配后的高速模数转换器输出的原始数字转换信号和Δ-Σ型模数转换器输出的参考数字转换信号，建立误差模型，将该误差模型作为依据求解下一时刻矩阵系数权重的搜索方向和步长尺度，通过迭代获得具有最优权重的系数矩阵。

实施时，在所述变步长最小均方误差迭代算法中，迭代梯度由所述原始数字转换信号和误差信号的互相关函数产生，迭代步长由该误差信号的自相关函数构成；所述误差信号是参考信号与输入信号的向量形式的差值信号。

实施时，所述高速模数转换器的迭代误差小于所述高速模数转换器的最小量化精度。

实施时，在同步匹配步骤之前还包括：所述Δ-Σ型模数转换器通过过采样噪声调制整形产生所述参考数字转换信号。

实施时，同步匹配步骤进一步包括：分频同步电路将高速模数转换器输出的原始数字转换信号与Δ-Σ型模数转换器输出的参考数字转换信号进行同步匹配，以保证所述原始数据转换信号和所述参考数字转换信号进行离散傅里叶逆变换时变换区间的长度一致。