[发明专利]一种音频通讯装置及其实现通讯的方法

说明书

技术领域

本发明涉及一种通讯设备技术领域，尤其涉及一种音频通讯装置及其实现通讯的方法。

背景技术

音频通讯已逐渐在不同领域得到广泛应用，音频通讯指其中一个设备使用音频头，另一设备使用音频口，当音频头插入音频口时进行的数据通讯，根据通讯信号的波形形状，可分为方波方式、FSK方式等类型，其中音频口设备的典型例子是手机，近几年音频头设备与手机进行的音频通讯逐渐成为热点，目前常见的通讯方式为FSK信号通讯（正弦波方式），这种通讯方式可能存在以下几个问题：一是FSK信号频率受限制，难以得到更广泛的推广，二是FSK信号基础波形为正弦波，解码端的解码算法复杂度较高；三是发送端发出正弦波需要较复杂的硬件资源及相关电路设计，通常为数字信号转换成模拟信号的装置DAC，成本较高，同时DAC的功耗较大，影响设备尤其是移动设备的使用寿命，一定程度影响了音频通讯的应用范围。

发明内容

本发明要解决的技术问题之一，在于提供一种音频通讯装置，该音频通讯装置结构简单，大大降低了硬件资源的复杂度，同时降低了音频通讯的功耗。

本发明的问题之一，是这样实现的：一种音频通讯装置，包括音频头设备和音频口设备，所述音频头设备包括有一CPU、第一信号发送接收电路以及第二信号发送接收电路；所述CPU的第一I/O接口经第一信号发送接收电路与音频口设备的音频接口连接；所述CPU的第二I/O接口经第二信号发送接收电路与音频口设备的麦克风接口连接。

进一步地，所述音频口设备为手持通讯设备。

进一步地，所述第一信号发送接收电路包括：电阻R1、电阻R2、电阻R3、电阻R4、电容C1以及比较器；第一I/O接口与所述比较器的第1引脚连接，所述电阻R1的一端接电源，另一端分别与电阻R2、比较器的第2引脚连接，所述电阻R2接信号地；所述比较器的第3引脚分别与电阻R4、电容C1连接，所述电阻R4接信号地；所述电容C1分别与所述音频接口、电阻R3连接，所述电阻R3接信号地。

进一步地，所述第二信号发送接收电路包括：电阻R5、电阻R6、电阻R7以及电阻R8；所述第二I/O接口经电阻R5和电阻R7与麦克风接口连接；所述电阻R6的一端与电阻R5连接，另一端与信号地连接；所述电阻R8的一端与电阻R7连接，另一端与信号地连接。

本发明要解决的技术问题之二，在于提供一种音频通讯装置实现通讯的方法，其不仅降低了硬件成本，同时简化了软件解码算法，同时由于不需使用DAC等复杂硬件资源，功耗得到很好的降低，适用范围更广。

本发明的问题之二，是这样实现的：一种音频通讯装置实现通讯的方法，所述音频通讯装置包括音频头设备和音频口设备，所述音频头设备包括有一CPU、第一信号发送接收电路以及第二信号发送接收电路；所述CPU的第一I/O接口经第一信号发送接收电路与音频口设备的音频接口连接；所述CPU的第二I/O接口经第二信号发送接收电路与音频口设备的麦克风接口连接；

所述通讯的方法为：所述音频头设备经第二I/O接口通过第二信号发送接收电路发送音频数据给音频口设备，音频口设备通过麦克风接口进行接收数据；或音频口设备经音频接口通过第一信号发送接收电路发送音频数据给音频头设备，音频头设备通过第一I/O接口进行接收数据；

所述发送音频数据具体为：在发送音频数据中的有效数据时，在有效数据之前按前后顺序添加前导数据、起始数据、长度数据；同时在有效数据之后添加后导数据，添加后的数据按照Bit流数据方式通过一信号Bit发送模块依次发送，直到发送完成；所述信号Bit发送模块用于完成一个Bit流数据的信号发送；所述前导数据为至少100个的Bit0数据，起始数据为1个Bit1数据，长度数据：用以指示有效数据的长度;后导数据为至少20个Bit0数据；所述Bit0数据为在一发送周期时间内持续高电平信号或者持续低电平信号的数据；所述Bit1数据为在一发送周期时间内半个周期为持续高电平信号或持续低电平信号，且半个周期为持续相反电平信号的数据；

所述接收数据具体包括如下步骤：步骤1、执行一有效信号判断模块，该有效信号判断模块读取接收到的信号中Bit流数据，当Bit流数据的电平发生翻转时，则接收到的信号为有效信号，进入步骤2；否则，若一预先设定时间内Bit流数据的电平未发生翻转，则接收到的信号为无效信号，并继续读取Bit流数据；