[发明专利]GNSS中基于NandFlash总线实现基带信号通信的系统及方法

说明书

技术领域

本发明涉及全球导航卫星系统领域，尤其涉及全球导航卫星系统接收机中数据传输领域，具体是指一种全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统及方法。

背景技术

在GNSS（Global Navigation Satellite System，全球卫星导航接收系统）中，由于接收机的多模多频点跟踪卫星，目前北斗卫星导航系统（特指北斗二代卫星导航系统）、GPS（Global Navigation Satellite System，全球定位系统）、GLONASS（格洛纳斯，俄语中全球导航卫星系统的缩写）和Galileo（伽利略，欧洲卫星导航系统）总计有十几个频点，跟踪通道会达到几百，与基带信号通信的数据量会有几K到10K左右。如图3～4所示，为采用现有技术中VLIO总线进行基带信号通信的时序图，如图5～6所示为采用现有技术中SRAM（Static Random Access Memory，静态随机存取存储器）总线进行基带信号通信的时序图。传统RAM（Random-Access Memory，随机存取存储器）总线或VLIO（Variable Latency I/O，变量延迟I/O）总线时序长，总线速度慢，需要大量的时钟产生地址、控制、读写等信号，每读取一次需要产生一次相同的时序，效率低，时间长，重复间隔时间长，读写时间将超过卫星跟踪所需的实时处理时间。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种能够实现解决采用传统总线读写基带数据传输速度慢的问题、大大减少基带信号的通信时间、节省CPU处理时间、具有更广泛应用范围的全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统及方法。

为了实现上述目的，本发明的全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统及方法具有如下构成：

该全球导航卫星系统中基于NandFlash总线实现基带信号通信的系统，其主要特点是，所述的系统包括ARM处理器、NandFlash总线和基带电路，所述的ARM处理器通过所述的NandFlash总线与所述的基带电路进行基带数据通信。

较佳地，所述的ARM处理器包括CPU、直接存储器访问控制器和NandFlash总线控制器，所述的CPU通过所述的直接存储器访问控制器、NandFlash总线控制器与所述的NandFlash总线相连接。

较佳地，所述的基带电路包括NandFlash接口控制器和基带数据处理单元，所述的基带数据处理单元通过所述的NandFlash接口控制器与所述的NandFlash总线相连接。

本发明还涉及一种全球导航卫星系统中基于NandFlash总线进行基带信号通信的方法，其特征在于，所述的方法包括以下步骤：

（1）所述的ARM处理器接收到所述的基带电路发起的卫星跟踪数据处理中断信号；

（2）所述的ARM处理器通过所述的NandFlash总线从所述的基带电路读取基带数据；

（3）所述的ARM处理器根据接收到的基带数据进行卫星跟踪及解算；

（4）所述的ARM处理器通过所述的NandFlash总线将基带数据发送至所述的基带电路。

较佳地，所述的ARM处理器包括CPU、直接存储器访问控制器和NandFlash总线控制器，所述的ARM处理器通过所述的NandFlash总线从所述的基带电路读取基带数据，具体为：

所述的ARM处理器的CPU在所述的NandFlash总线控制器的控制下，通过所述的NandFlash总线以直接存储器访问的方式从所述的基带电路读取基带数据。

更佳地，所述的ARM处理器通过所述的NandFlash总线将基带数据发送至所述的基带电路，具体为：

所述的ARM处理器的CPU在所述的NandFlash总线控制器的控制下，通过所述的NandFlash总线以直接存储器访问的方式将基带数据发送至所述的基带电路。

较佳地，所述的步骤（1）和（2）之间，还包括以下步骤：

（11）所述的ARM处理器从所述的基带电路中读取数据状态信息。

更佳地，所述的ARM处理器从所述的基带电路中读取数据状态信息，具体为：

所述的ARM处理器通过RAM总线或VLIO总线从所述的基带电路中读取数据状态信息。

采用了该发明中的基于NandFlash总线实现基带信号通信的系统及方法，具有如下有益效果：