[发明专利]基于斩波技术的高精度全差分放大器

说明书

技术领域

本发明涉及集成电路技术，具体的说是涉及一种基于斩波技术的高精度全差分放大器，采用共模反馈技术和斩波技术来减小失调和噪声。

背景技术

随着模拟集成电路技术的发展,高速、高精度运算放大器得到广泛应用。全差分运算放大器在输出摆幅、输入动态范围等方面较单端输出运放有很大优势,成为应用很广的电路单元。但全差分运算放大器存在输出共模电平不稳定的问题,需要设计共模反馈电路来保证运算放大器正常工作。共模反馈常采用两种方式：一种方式是采用电阻来检测输出的共模电压，但这种方式会显著降低电路的差动电压增益；另外一种方式是采用源极跟随器和可变电阻的检测技术，但会限制线性范围。

随着数字信号处理技术飞速发展，利用数字系统处理模拟信号的情况变得更加普遍，这是因为数字信号处理能够方便实现各种先进的自适应算法完成模拟电路无法实现的功能。然而，我们在现实生活中所遇到的信号大多是连续变化的模拟量，这时就需要一个接口电路把模拟量转换成数字量，能完成这项任务的接口部件就是A/D转换器。传统的A/D转换器主要由模拟电路构成,电路元器件匹配误差对A/D转换器的精度有很大影响，并且会在信号频带内引入噪声。A/D转换器中所使用的运算放大器设计，为了避免信号频道内引入噪声，有必要使用电路来减小输入失调电压和1/f噪声等不理想特性的影响。高增益、低失调的运算放大器采用双端输入双端输出的全差分放大器，在运放增益、带宽和线性变化范围等条件不受影响的情况下，需要对输出共模电平进行补偿。

发明内容

本发明所要解决的技术问题，就是针对上述问题，提供一种基于斩波技术的高精度全差分放大器，在不改变电路的差动电压增益和线性范围的条件下，减小或消除不理想特性（1/f噪声和输入失调电压）。

本发明解决上述技术问题所采用的技术方案是：基于斩波技术的高精度全差分放大器，其特征在于，包括第一至第二乘法器、第一至第三运算放大器、第一至第二电容；其中，第一乘法器的两个输入端分别接第一电压输入端和第二电压输入端、第一输出端连接第一运算放大器的同相输入端、第二输出端连接第一运算放大器的反相输入端；第一运算放大器的反相输出端连接第二乘法器的第一输入端、同相输出端连接第二乘法器的第二输入端；第二乘法器的第一输出端连接第二运算放大器的同相输入端、第二输出端连接第二运算放大器的反相输入端；第二运算放大器的反相输出端作为差分放大器的第一电压输出端、同相输出端作为差分放大器的第二电压输出端；第一电容的一端连接第二运算放大器的反相输出端，第二电容的一端连接第二运算放大器的同相输出端，第一电容的另一端和第二电容的另一端连接并输入第三运算放大器的反相输入端；第三运算放大器的的同相输入端连接基准电压、输出端连接第一运算放大器的第三输入端；所述第一运算放大器和第二运算放大器为斩波稳零型运算放大器，其中第三运算放大器输出的为共模反馈信号，输入第一运算放大器的反馈端控制第一运算放大器。

具体的，所述第一运算放大器包括第一PMOS管、第五PMOS管、第六PMOS管、第一NMOS管和第二NMOS管，所述第二运算放大器包括第二PMOS管、第三PMOS管、第三NMOS管、第四NMOS管、第一至第四电容、第一至第二电阻，所述第三运算放大器包括第四PMOS管、第七PMOS管、第八PMOS管、第五NMOS管和第六NMOS管；

第一至第四PMOS管的源极均接电源、栅极均接基准源电压信号；

第一PMOS管的漏极与第五PMOS管和第六PMOS管的源极连接，第五PMOS的栅极与第一乘法器的第一输出端连接、漏极与第一NMOS管的漏极和第二乘法器的第二输入端连接，第六PMOS管的栅极与第一乘法器的第二输出端连接、漏极与第二NMOS管的漏极和第二乘法器的第一输入端连接；

第一NMOS管和第二NMOS管的栅极连接后与第七PMOS管的漏极、第五NMOS管的漏极和栅极连接；

第二PMOS管的漏极与第三电容的一端和第三NMOS管的漏极连接作为差分放大器的第二电压输出端，并与第二电容的一端连接；

第三电容的另一端与第一电阻的一端连接，第一电阻的另一端和第三NMOS管的栅极连接后与第二乘法器的第二输出端连接；

第二电阻的一端与第四NMOS管的栅极连接后与第二乘法器的第一输出端连接，第二电阻的另一端与第四电容的一端连接；

第四电容的另一端与第三PMOS管的漏极、第四NMOS管的漏极连接作为差分放大器的第一电压输出端，并与第一电容的一端连接；