[发明专利]半导体器件以及用于制造半导体器件的方法无效

专利信息
申请号: 201310378765.4 申请日: 2013-08-27
公开(公告)号: CN103715248A 公开(公告)日: 2014-04-09
发明(设计)人: 中村哲一;山田敦史;石黑哲郎;小谷淳二;今西健治 申请(专利权)人: 富士通株式会社;富士通半导体股份有限公司
主分类号: H01L29/778 分类号: H01L29/778;H01L21/336
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 顾晋伟;全万志
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 以及 用于 制造 方法
【说明书】:

技术领域

本文中所讨论的实施方案中的一些方面涉及半导体器件以及用于制造半导体器件的方法。

背景技术

作为氮化物半导体的GaN、AlN或InN以及由其混合晶体构成的材料等具有较高的饱和电子速度或较宽的带隙,并且被研究用于较高耐压或较高输出的电子器件。对于较高耐压或较高输出的电子器件,开发了用于场效应晶体管(FET)、特别是用于高电子迁移率晶体管(HEMT)的技术。

对于利用氮化物半导体的HEMT,以电子渡越层由GaN形成并且电子供给层由AlGaN形成的方式设置结构。在具有这样的结构的HEMT中,通过由GaN和AlGaN的晶格常数之间的差引起的畸变即压电极化,生成较高浓度的二维电子气(2DEG),使得可以得到具有较高效率和较高输出的半导体器件。

同时,在具有以电子渡越层由GaN形成并且电子供给层由AlGaN形成的方式设置的结构的HEMT中生成较高浓度的2DEG,使得具有难以获得常断状态的问题。因此,为了解决这样的问题,公开了如下方法:其在栅电极和电子供给层之间形成p-GaN层以抑制栅电极正下方的2DEG的生成,从而提供常断状态(例如,日本公开特许公报第2007-19309号)。

同时,形成在电子供给层和栅电极之间的p-GaN层通常通过如下方式形成:在电子供给层的整个表面上形成p-GaN层,并且随后通过干法蚀刻来移除在除了待形成栅电极的区域之外的区域中的p-GaN层。然而,在干法蚀刻中生成蚀刻的面内分布,因此,当完全移除p-GaN层时,还可能移除电子供给层的一部分。因而,当移除了电子供给层的一部分致使提供较薄的电子供给层时,2DEG的密度可能降低,使得导通电阻可能较高。另外,这样的干法蚀刻通过例如利用包含氯组分等的气体的反应性离子蚀刻(RIE)来进行。

因此,期望具有较低导通电阻的常断型半导体器件以及用于制造这样的半导体器件的方法。

发明内容

根据实施方案的一个方面,半导体器件包括:形成在衬底上的第一半导体层;形成在第一半导体层上的第二半导体层;形成在第二半导体层上的第三半导体层和第四半导体层;形成在第三半导体层上的栅电极;以及形成在第四半导体层上并接触第四半导体层的源电极和漏电极,其中第三半导体层由用于实现p型的半导体材料形成在栅电极正下方的区域上,并且在第四半导体层中的硅的浓度高于在第二半导体层中的硅的浓度。

附图说明

图1为第一实施方案的半导体器件的结构图;

图2A和图2B为第一实施方案的半导体器件的制造过程图(1);

图3A和图3B为第一实施方案的半导体器件的制造过程图(2);

图4为被制造用于示出半导体器件的特性的试样的结构图(1);

图5为由次级离子质谱(SIMS)获得的、用于第一实施方案的半导体器件的氮化物半导体层的浓度分布图;

图6为被制造用于示出半导体器件的特性的试样的结构图(2);

图7为由SIMS获得的、用于未掺杂有硅的氮化物半导体层的浓度分布图;

图8为第二实施方案的半导体器件的结构图;

图9为第三实施方案的分立封装半导体器件的示例图;

图10为第三实施方案的电源装置的电路图;以及

图11为第三实施方案的高功率放大器的结构图。

具体实施方式

下面将描述用于实施本发明的实施方案。另外,将对相同的构件等提供相同的附图标记,并且将省略其描述。

【第一实施方案】

(半导体器件)

将描述第一实施方案的半导体器件。本实施方案的半导体器件为具有图1所示的结构的HEMT。

具体地,在由半导体等构成的衬底11上形成成核层12、缓冲层13、电子渡越层21以及电子供给层22。因此,在电子渡越层21中靠近电子渡越层21和电子供给层22之间的界面处生成2DEG21a。此外,在电子供给层22上,在待形成栅电极31的区域中形成p-GaN层23,并且在除待形成栅电极31的区域之外的区域中形成再生长电子供给层24。此外,在再生长电子供给层24上形成源电极32和漏电极33,并且在p-GaN层23上形成栅电极31。另外,在本实施方案中,可以将电子渡越层21、电子供给层22、p-GaN层23以及再生长电子供给层24分别描述为第一半导体层、第二半导体层、第三半导体层以及第四半导体层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社;富士通半导体股份有限公司,未经富士通株式会社;富士通半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310378765.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top