[发明专利]高速三态ADC

说明书

技术领域

高速三态ADC模型属于电子信号的模-数转换技术领域。 

背景技术

在电容源的设计应用中，不管输出是恒压模式还是恒流模式，选用带ADC功能的单片机往往很浪费，一般带ADC功能的单片机往往带有其他功能，而电容源中又用不上这些功能，因为只需要知道电容矩阵的输入输出端口的纹波电压的最高值和最低值。电容源在恒压模式时输出等于最高纹波电压和最低纹波电压的平均值，电容源在恒流模式时输出等于输出纹波电压差值对时间求导。可见控制电容源有稳定的输出只需要知道输出电压的最高纹波电压和最低纹波电压，如果它们超出了范围，输出电压或电流也就超出了范围。用电压比较器至少得需要单片机的两个I/O口读取数据，电容源的开关管控制本身就是一个组，需要较多的I/O口，这种解决方案在多路输出的时候使单片机的选型变得困难。本发明就是为了解决电容源在应用时减少单片机I/O口的问题：一是扩大电容源的单片机应用范围，没有ADC功能的也能用于电容源的设计应用；二是减少ADC采样的I/0口数量；同时它的速度也比单片机内置的ADC快，还可以实现无源ADC采样，操作灵活。 

发明内容

高速三态ADC模型如图1，模型各部分功能及工作原理说明： 

模拟输入U_i：需要采样的一个模拟信号。输入信号按照一定的比例被分为两路，一路变换为高电平嵌位VH，一路变换为低电平嵌位VL。 

脉冲输入P_i：它是逻辑与电路的输入数字信号。 

高电平嵌位VH：它是模拟信号U_i按照一定的比例变换后的参考信号，当VH高于逻辑门所设的高电平门限电压Vh时，使输出P_o被嵌位为1，即输出P_o=1，当VH不大于Vh时对输出P_o无影响。 

低电平嵌位VL：它是模拟信号U_i按照另外一个比例变换后的参考信号，当VL低于逻辑门所设的低电平门限电压Vl时，使输出P_o被嵌位为0，即输出P_o=0，VL不小于Vl时对输出P_o无影响。 

三态输出P_o：VH大于Vh时，输出P_o=1；VL小于Vl时，P_o=0；当VH不大于Vh且VL不小于Vl时，P_o=P_i或

由以上模型所设计的一个简易的三态ADC电路如图2，其工作原理： 

当模拟输入电压经R1、R2分压后的电压(U_max是高电平嵌位点的模拟输入值)大于Q1的导通电压时，Q1的导通使Q3导通，COM点被接在了电源VCC上，输出被Q3嵌位。当VH小于Q1的导通电压时，高电平嵌位电路对逻辑点COM没有影响。当模拟输入电压经R5、R6分压后的电压(U_min是低电平嵌位点的模拟输入值)小于Q2的导通电压时，Q2的导通使Q4导通，逻辑点COM被Q4接在了地GND上，输出被Q4嵌位。当VL大于Q2的导通电压时，低电平嵌位电路对逻辑点COM没有影响。设计时U_max大于U_min，当输入信号在U_max和U_min之间时，高电平嵌位和低电平嵌位电路都对COM点没有影响，输出P_o就等于输入P_i的逻辑，即脉冲。图中，R7、R10分别是三极管Q1、Q2的漏电流旁路电阻，同时可以提高关闭Q3、Q4的速度，R8、R9分别是三极管Q3、Q4的限流电阻。 

由以上叙述可以看出，图2中，模拟输入电压大于预设的高点电压时(U_i>U_max)，高电平嵌位电路使输出维持为电源电压(P_o=1)；当模拟输入在U_max和U_min之间时(U_max>U_i>U_min)，高低电平嵌位电路同时不影响逻辑点COM，输出等于输入脉冲的逻辑(P_o=P_i)；当模拟输入小于预设的低点电压时(U_i<U_min)，低电平嵌位电路使输出维持为地电压(P_o=0)。这就是三态输出，即高电平，脉冲，低电平。