[发明专利]降低写失败的存储器件、包括该存储器件的系统及其方法

说明书

相关申请的交叉引用

本申请要求2012年8月29日向韩国知识产权局提交的第10-2012-0095223号韩国专利申请的优先权，其公开通过引用整体并入本文。

技术领域

本发明构思涉及存储器件，而且更具体地，涉及将数据写到存储器件的方法。

背景技术

半导体器件的增加的集成度已经减小了元件的尺寸和元件之间的间隙。例如，动态随机存取存储器（DRAM）设备减小了DRAM写路径的尺寸、接触电阻和位线电阻，从而增加了通过DRAM写路径的写时间。另外，由于单元晶体管的尺寸被减小以增加半导体器件的集成度，因此单元晶体管的驱动性能下降。因此，半导体器件可能需要更多的时间用于写操作。

发明内容

根据本发明构思的示范性实施例，存储器系统包括存储器件和存储器控制器。存储器件包括多个存储单元。存储器控制器被配置为在存储器件上连续地执行多个写命令。在存储器系统中，所述存储器件执行与多个写命令当中的最后的写命令对应的第一写操作，执行预充电操作并且然后在预充电操作之后执行与所述最后的写命令对应的第二写操作。第一写操作和第二写操作将相同的数据集写到所述多个存储单元当中具有相同地址的存储单元。

可以响应于从所述存储器控制器发出的预充电命令或在所述存储器件中的内部产生的预充电命令而执行所述预充电操作。

根据本发明构思的示范性实施例，提供了一种将数据写到存储器件的方法。响应于激活命令，激活存储体中的字线。响应于多个写命令中相应的写命令，连续地将多个数据集写到与所述字线相关联的存储单元。在执行了所述多个写命令中的最后的写命令之后，预充电所述字线。在预充电之后，响应于所述最后的写命令而将最后的数据集写到存储单元。

可以响应于从所述存储器控制器发出的预充电命令或在所述存储器件中的内部产生的预充电命令而执行所述预充电操作。

根据本发明构思的示范性实施例，提供了一种将数据写到存储器件的方法。从主机接收多个写请求和多个数据集。根据预定义的调度方法，从多个写请求生成多个写命令的序列，并且在激活命令和预充电命令之间将所述序列施加到存储器件。在预充电命令之后，将多个写命令中的最后的写命令施加到存储器件。

根据本发明构思的示范性实施例，存储器控制器包括判优器。该判优器被配置为生成激活命令、预充电命令和具有公共行地址的多个写命令，该判优器还被配置为在激活命令和预充电命令之间连续发出多个写命令，其中，在响应于所述多个写命令当中的最后的写命令执行第一写操作之后发出预充电命令，在预充电命令之后发出用于第二写操作的所述最后的写命令，而且其中，第一写操作和第二写操作将相同的数据集写到所述多个存储单元中具有相同地址的存储单元。

附图说明

通过结合附图详细描述本发明构思的示范性实施例，本发明构思的这些和其他特征将变得更加明显，在附图中：

图1是根据本发明构思的示范性实施例的存储器系统的框图；

图2是根据本发明构思的示范性实施例的存储器控制器的框图；

图3是根据本发明构思的示范性实施例的存储器件的框图；

图4是根据本发明构思的示范性实施例的图3中所示的存储单元的框图；

图5是在概念上示出图4中所示的到存储单元MC的数据写路径的电路图；

图6是根据本发明构思的示范性实施例的将数据写到存储器件的方法的流程图；

图7是根据本发明构思的示范性实施例的命令队列和执行顺序；

图8A和图8B是示出根据本发明构思的示范性实施例的数据写操作的信号时序图；

图9A至图9C是示出根据本发明构思的示范性实施例的数据写操作的信号时序图；

图10是根据本发明构思的示范性实施例的存储器系统的框图；

图11是根据本发明构思的示范性实施例的存储器系统的框图；

图12A至图12C是用于解释根据本发明构思的示范性实施例的调度写操作的方法的示图；

图13是用于解释根据本发明构思的示范性实施例的调度写操作的方法的示图；

图14是根据本发明构思的示范性实施例的包括多个存储器件的模块的框图；

图15是根据本发明构思的示范性实施例的包括多个存储器件的模块的框图；

图16是根据本发明构思的示范性实施例的包括图1所示的存储器件的数据处理系统的框图；

图17是根据本发明构思的示范性实施例的包括图1所示的存储器件的数据处理系统的框图；