[发明专利]基于带隙基准的减小失调电压的运放电路结构

权利要求书

1.基于带隙基准的减小失调电压的运放电路结构，其特征是，包括：由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8构成的电流镜，PMOS管P5和PMOS管P6共栅极，并接第一偏置电压，PMOS管P7和PMOS管P8共栅极，并接第二偏置电压，PMOS管P5漏极接PMOS管P7源极，PMOS管P6漏极接PMOS管P8源极，PMOS管P7漏极接NMOS管N1漏极和NMOS管N3栅极，PMOS管P8漏极接NMOS管N2漏极、NMOS管N4栅极、PMOS管P10栅极、PMOS管P9漏极、PMOS管P9源极、NMOS管N13栅极，PMOS管P10源极漏极相连并连接PMOS管P9栅极、NMOS管N13漏极、PMOS管P11漏极、PMOS管P11栅极并作为运放的输出，PMOS管P11源极接PMOS管P12漏极，PMOS管P12栅极接所述第一偏置电压，NMOS管N1源极接NMOS管N3漏极，NMOS管N2源极接NMOS管N4漏极；所述PMOS管P5源极、PMOS管P6源极、PMOS管P12源极均接电源，NMOS管N3源极、NMOS管N4源极、NMOS管N13源极均接地；N2栅极为正相输入端，N1栅极为反相输入端。

2.如权利要求1所述基于带隙基准的减小失调电压的运放电路结构，其特征是，所述NMOS管N1和NMOS管N2为工作在亚阈值区的NMOS输入对管，用于减小过驱动电压从而减小失调。

3.如权利要求1所述基于带隙基准的减小失调电压的运放电路结构，其特征是，所述由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8构成的电流镜中，四个管子都工作在饱和区，且过驱动电压设计到400mV~600mV，用于减小失调。

4.如权利要求1所述基于带隙基准的减小失调电压的运放电路结构，其特征是，所述NMOS管N3、NMOS管N4构成的尾电流管工作在饱和状态，而且与输入对管NMOS管N1和NMOS管N2共同形成的结构不但确保NMOS管N1和NMOS管N2工作在亚阈值区，还起到建立共模负反馈的作用。

5.如权利要求1所述基于带隙基准的减小失调电压的运放电路结构，其特征是，所述PMOS管P9、PMOS管P10构成米勒补偿结构。