[发明专利]一种串行接口NAND闪存单元

说明书

技术领域

本发明涉及闪存领域，尤其涉及一种串行接口NAND闪存单元。

背景技术

传统的NAND闪存有并行接口NAND闪存和串行接口NAND闪存两种。其中，并行接口NAND闪存中同步接口数据传输速度较慢，在百兆字节/秒（byte/s）的量级，而且并行接口数目繁多而复杂，成本也较高。

传统的串行接口（SPI）Nand闪存有单口、双口、四口输入输出模式（IO）。图1是现有技术的SPI NAND闪存的数据传输示意图，如图1所示，SPI NAND闪存基本原理为：当片选使能信号置低后，等待输入命令、地址信号以及数据信号，或者等候输出地址对应的数据，直到片选信号置为高。由此可以看出，上述SPI NAND闪存的数据传输方法的输入输出需要与时钟同步，而且数据接口为接收全摆幅数据的接口，由于时钟工作频率在100MHz左右，因此，SPINAND闪存对于数据进行串行传输，传输速度一般是在133兆字节/秒（MB/s）以下，而且吞吐率低。

图2是现有技术的串行接口NAND闪存单元的结构示意图；图3是现有技术的串行接口NAND闪存单元的端口的信号示意图。

如图2所示，现有技术的串行接口NAND闪存单元11包含缓存控制器113、并行接口缓存112和NAND存储阵列111，其中缓存控制器113接收主控装置12的数据输入，然后经过转换解析为内部操作控制信号，并且将转换的内部操作控制信号存储在并行接口缓存112中，通过并行接口缓存112将并行的数据存储非挥发的NAND存储阵列中。

如图3所述，现有技术的串行NAND闪存单元包含六个端口，分别为第一端口、第二端口、第三端口、第四端口、第五端口和第六端口。举例说明如下，其中，第一端口用于片选和清零信号，用于使能芯片，第五端口用作时钟，第二端口用作主输出_从输入，第三端口、第四端口和第六端口用作主输入_从输出的三个端口。

另外，目前还存在有嵌入多媒体存储卡（eMMC，Embedded Multi Media Card）以及未来eMMC的替代产品统一闪存（UFS）。其中UFS的速度可达到GHz，不过UFS不兼容eMMC，也不兼容SPI NAND闪存，但是eMMC和UFS有复杂的协议开销，并且封装昂贵。

发明内容

有鉴于此，本发明提出一种串行接口NAND闪存单元，能够解决现有技术的串行接口NAND闪存传输速度慢的问题。

本发明公开了一种串行接口NAND闪存单元，包含NAND存储阵列、并行接口缓存和缓存控制器，其特征在于，还包括：

串口NAND闪存输入输出模块，包含高速串行接口，所述高速串行接口用于对数据进行解码输入和译码输出，所述串口NAND闪存输入输出模块与所述缓存控制器和所述并行接口缓存互联。

优选地，所述高速串行接口为G字节/秒量级速度的接口。

优选地，所述高速串行接口为串行器/解串器接口或DDR接口。

优选地，所述串行器/解串器接口包含串行器和解串器，其中，所述串行器用于将接收到的非全摆幅数据进行编码而进行输入，所述解串器用于将所述全摆幅数据进行译码而进行输出。

优选地，还包含：

输入输出控制模块，用于接收主控装置输入的数据，控制所述缓存控制器，并且用于控制所述串行NAND闪存单元的高速模式和普通模式之间的转换。

优选地，所述串行NAND闪存单元包含第一端口、第二端口、第三端口、第四端口、第五端口和第六端口，

在所述串行NAND闪存单元的所述普通模式中，

所述第一端口，用于片选信号；

所述第五端口，用作时钟端口；

所述第二端口和所述第三端口，用作主输出从输入端口；

所述第四端口和所述第六端口，用作主输入从输出端口，

在所述串行NAND闪存单元的所述高速模式中，

所述第一端口，用于清零信号；

所述第五端口，用作参考时钟端口；

所述第二端口和所述第三端口，用作通道的差分输入对；

所述第四端口和所述第六端口，用作所述通道的差分输出对。

本发明通过在串行接口NAND闪存单元中使用包含高速串行接口的串口NAND闪存输入输出模块，能够提高串行接口NAND闪存单元的传输速度。

附图说明

图1是现有技术的串行接口NAND闪存单元的数据传输示意图；

图2是现有技术的串行接口NAND闪存单元的结构示意图；