[发明专利]多芯核三维芯片的拓扑系统和数据包路由方法

权利要求书

1.一种多芯核三维芯片的拓扑系统，由芯核层（1.1、1.2、1.3、…、1.i、…、1.m）、路由器层（2.1、2.2、2.3、…、2.j、…、2.n）和连接芯核层与路由器层的层间互连（3.1a、3.1b、3.2a、3.2b、3.3a、3.3b、…、3.ja、3.jb、…、3.na和3.nb）组成，其特征在于：构成三维拓扑系统的所述芯核层（1.1、1.2、1.3、…、1.i、…、1.m）和所述路由器层（2.1、2.2、2.3、…、2.j、…、2.n）的排布方式为交错层叠排布，按照从顶层到底层的排列顺序为：最顶层（1.1）和最底层（1.m）为芯核层，中间为路由器层（2.1、2.2、2.3、…、2.j、…、2.n）和芯核层（1.2、1.3、…、1.j、…、1.n）的交叉排列。

2.根据权利要求1所述的多芯核三维芯片的拓扑系统，其特征在于：所述的芯核层（1.1、1.2、1.3、…、1.i、…、1.m）的层数为m，根据三维拓扑系统的规模，m的大小可变化；所述的路由器层（2.1、2.2、2.3、…、2.j、…、2.n）的层数为n，根据三维拓扑系统的规模，n的大小可变化；所述的芯核层（1.1、1.2、1.3、…、1.i、…、1.m）的层数m和所述的路由器层（2.1、2.2、2.3、…、2.j、…、2.n）的层数n保持一种确定的数学关系，即n+1=m。

3.根据权利要求1所述的多芯核三维芯片的拓扑系统，其特征在于：所述的层间互连（3.1a、3.1b、3.2a、3.2b、3.3a、3.3b、…、3.ja、3.jb、…、3.na和3.nb）的层数是2n；层间互连a（3.1a、3.2a、3.3a、…、3.ja、…、3.na）位于路由器层（2.1、2.2、2.3、…、2.j、…、2.n）的上侧，层间互连b（3.1b、3.2b、3.3b、…、3.jb、…、3.nb）位于路由器层（2.1、2.2、2.3、…、2.j、…、2.n）的下侧；层间互连（3.1a、3.1b、3.2a、3.2b、3.3a、3.3b、…、3.ja、3.jb、…、3.na和3.nb）的层数是路由器层（2.1、2.2、2.3、…、2.j、…、2.n）的层数的两倍。

4.根据权利要求2所述的多芯核三维芯片的拓扑系统，其特征在于：所述的芯核层1.i，1=<i<=m，由芯核组成，芯核共分为两组，一组是处理器核（4.i.1、4.i.2、……、4.i.x_i），另一组是存储器核（5.i.1、5.i.2、……5.i.y_i）；所述的芯核层1.i，1=<i<=m，上一组处理器核（4.i.1、4.i.2、……、4.i.x_i）的数量x_i和下一组存储器核（5.i.1、5.i.2、……5.i.y_i）的数量y_i根据系统需要设定，并且x_i和y_i之间无必然数学关系。

5.根据权利要求4所述的多芯核三维芯片的拓扑系统，其特征在于：所述的芯核层（1.1、1.2、1.3、…、1.i、…、1.m）的每个芯核层1.i，1=<i<=m，片上芯核的数量和排布符合以下基本原则：每一层共x_i+y_i个芯核的总硬件面积保持基本一致；通信频繁的芯核排布在同一芯核层或相临芯核层。

6.根据权利要求５所述的多芯核三维芯片的拓扑系统，其特征在于：所述的芯核层1.i，1=<i<=m，上除了具有x_i个处理器核和y_i个存储器核之外，不存在其它任何的层内通信链路，仅存在芯核层1.i与上层路由器层2.i-1之间的上层通信链路和芯核层1.i与下层路由器层2.i之间的下层通信链路。