[发明专利]具有降低衬底翘曲的背面结构的集成电路

权利要求书

1.一种集成电路器件，包括：

第一半导体衬底，具有正面和背面；

第一结构，包括形成在所述正面向下延伸的第一沟槽中的深沟槽电容器，所述第一结构包括向所述第一半导体衬底施加压应力的张力材料；以及

第二结构，形成在所述第一半导体衬底的所述背面上，所述第二结构包括向所述第一半导体衬底施加压应力的张力材料；

其中，所述第二结构包括选自由下列组成的组的结构：厚度大于位于所述正面上的相同材料的任何膜的厚度的一层或多层张力膜；以及

填充所述第一半导体衬底内的沟槽的张力材料；

附加背面层，邻接所述第二结构，所述附加背面层向所述第一半导体衬底的背面施加附加应力。

2.根据权利要求1所述的集成电路器件，其中，所述第二结构未形成所述器件的电路的一部分。

3.根据权利要求1所述的集成电路器件，其中，所述第二结构包括填充所述第一半导体衬底内的第二沟槽的张力材料。

4.根据权利要求3所述的集成电路器件，其中，所述背面上的用张力材料填充的沟槽和所述正面上的所述深沟槽电容器形成于其内的沟槽具有与使用相同光刻掩模形成的两组沟槽相一致的图案。

5.根据权利要求4所述的集成电路器件，其中，所述背面上的第二沟槽的深度与所述正面上的第一沟槽的深度明显不同。

6.根据权利要求1所述的集成电路器件，其中，所述第二结构包括总厚度大于1μm的一个以上的涂层。

7.根据权利要求1所述的集成电路器件，进一步包括：

第二半导体衬底，在其上形成有电路；

其中，所述器件是3D-IC器件。

8.根据权利要求7所述的集成电路器件，还包括：形成在所述第二半 导体衬底上的高电压或高功率电路。

9.根据权利要求7所述的集成电路器件，其中，所述第二半导体衬底的电路通过硅通孔连接至包括所述深沟槽电容器的电路。

10.根据权利要求7所述的集成电路器件，其中，所述第二半导体衬底的电路通过晶圆与晶圆的接合连接至包括所述深沟槽电容器的电路。

11.一种制造集成电路器件的方法，包括：

提供第一半导体晶圆；

在所述第一半导体晶圆的正面上形成第一结构，所述第一结构包括在所述正面向下延伸的第一沟槽中的深沟槽电容器；以及

在所述第一半导体晶圆的背面上形成压应力诱导的第二结构；

其中，所述第二结构包括选自由下列组成的组的结构：

厚度大于所述正面上的相同材料的任何膜的厚度的一层或多层压缩膜；以及

填充衬底内的沟槽的张力材料；

在所述第一半导体晶圆的背面上形成附加背面层，所述附加背面层邻接所述第二结构，所述附加背面层向所述衬底的背面施加附加应力。

12.根据权利要求11所述的制造集成电路器件的方法，其中，形成的正面结构和背面结构中的第一结构使得所述第一半导体晶圆在一个方向上翘曲，而形成的所述正面结构和所述背面结构中的第二结构使所述翘曲降低了至少一半。

13.根据权利要求11所述的制造集成电路器件的方法，其中，在所述衬底的所述背面上形成所述压应力诱导的第二结构包括在所述第一半导体晶圆中形成第二沟槽，然后用张力材料填充所述第二沟槽。

14.根据权利要求13所述的制造集成电路器件的方法，其中：

形成所述深沟槽电容器包括使用光刻掩模的光刻工艺；以及

在所述背面上形成所述第二结构包括使用相同的掩模蚀刻所述第一半导体晶圆的所述背面中的第二沟槽。

15.根据权利要求13所述的制造集成电路器件的方法，其中，选择位于所述第一半导体晶圆的背面上的第二沟槽的尺寸，以使所述第一半导体 晶圆的背面上的应力和所述正面上的应力平衡。

16.根据权利要求11所述的制造集成电路器件的方法，其中，在所述第一半导体晶圆的背面上形成所述压应力诱导的结构包括形成总厚度大于1μm的一层或多层张力膜。

17.根据权利要求11所述的制造集成电路器件的方法，还包括：

选择所述附加背面层的厚度，以平衡所述第一半导体晶圆的正面和背面上的应力。