[发明专利]一种具有N型硅埋层的部分绝缘层上硅LDMOS晶体管

说明书

技术领域

本发明设计属于半导体高压功率集成电路用器件领域，具体涉及一种具有N型硅埋层(Buried N-type Layer，BNL)的部分绝缘层上硅(Partial Silicon-on-Insulator，PSOI)横向双扩散金属氧化物半导体(Lateral Double-diffused Metal-Oxide-Semiconductor，LDMOS)，英文缩写BNL PSOI-LDMOS。

背景技术

功率集成电路发展主要分为两个方向，一个是高压集成电路，另一个是智能功率集成电路。但不论那种功率集成电路，其继续发展的一个最核心问题仍就是如何进一步提高高压大功率器件的性能，也即两个问题（1）器件功率控制容量：击穿电压和工作电流；（2）器件性能参数指标：导通电阻、工作频率以及开关速度等。因此，多种高压LDMOS新结构被提出，例如梯步埋氧层LDMOS、超级结LDMOS、碳化硅LDMOS等。而部分绝缘层上硅PSOI结构，不但能改善器件的散热性能，而且可以大幅提高器件击穿电压，此外它与现有工艺的兼容性良好。所以，部分绝缘层上硅LDMOS（PSOI LDMOS）应运而生，并备受关注。因而在现有的PSOI LDMOS的基础上有必要进行研究，进一步改进结构，从而使得器件的击穿电压、工作电流、导通电阻等性能更加优越。

发明内容

本发明的目的是为功率集成电路的继续发展提供一种具有高击穿电压、低导通电阻、高驱动能力的LDMOS晶体管。

本发明采用的技术方案如下：

一种具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，其特征在于，所述晶体管结构自下而上依次含有：

一衬底层；

一部分氧化层，其中左半部分为硅窗口，右半部分埋氧层；

一硅膜层，硅膜层顶部左侧为硅体包围着的源区，右侧为漏区，剩余部分则为漂移区，沟道由源区和漂移区之间的硅体提供，漂移区中覆盖于二氧化硅之上，有一层掺杂浓度大于漂移区的N型硅埋层；

一器件顶层，器件顶层中，位于沟道上方是栅氧化层，漂移区是扩展氧化层，，扩展氧化层厚度大于栅氧化层，栅氧化层被栅电极全部覆盖，扩展氧化层靠近沟道的一部分才被场板覆盖，形成梯步栅电极。

所述衬底层的掺杂类型为P型，掺杂浓度为4×10¹⁴cm^-3的硅材料,掺杂浓度也可根据器件性能需要重新调整，具体值根据设计要求和工艺来拟定。

所述硅窗口的掺杂类型和浓度与衬底层一致，所述埋氧层采用厚度小于或等于4μm的二氧化硅，优选为3μm的。

所述硅膜层所有区域都为硅材料，硅膜层厚度一般在20μm以下（含20μm），优选为20μm，也可以更大，但是硅膜更厚会导致器件制备、散热等一些不良问题。

所述沟道长为1-5μm。

所述源区和漏区长5μm，掺杂类型为N型，一般采用高掺杂，在10¹⁸cm^-3量级之上即可,优选掺杂浓度为2×10¹⁹cm^-3，掺杂浓度具体数值设置，以及长度的具体数值，由设计人员根据设计拟定。所述硅体掺杂类型为P型，硅体掺杂浓度一般为10¹⁷cm^-3量级,掺杂浓度优选为1×10¹⁷cm^-3，具体数值设置，由设计人员根据设计拟定。

所述漂移区长度为优选90μm,掺杂类型为N型，掺杂浓度为4×10¹⁴cm^-3。

栅氧化层用厚20nm的二氧化硅，扩展氧化层采用厚50nm的二氧化硅，场板长为40μm，其过长过短都会影响器件性能（击穿电压等）。

所述硅窗口的掺杂类型和浓度与衬底层一致。

所述硅膜层所有区域都为硅材料。

所述晶体管结构中，衬底层、硅窗口、硅膜层均为硅材料。

所述晶体管的如下任一参数均可调，

(1)、源区、漏区、沟道、漂移区长度可调；

(2)、源区、漏区、沟道、漂移区、硅埋层、硅窗口和衬底层的掺杂材料、掺杂浓度可调；

(3)、栅氧化层、扩展氧化层和埋氧层的材料、厚度可调；

(4)、漂移区上方的栅电极场板长度可调；

(5)、在总器件长一定时，其硅窗口和埋氧层的长度可调。