[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及半导体器件的形成方法。

背景技术

随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大MOS器件的驱动电流，提高器件的性能。

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高半导体器件的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS器件中的电子，PMOS器件中的空穴）迁移率，进而提高驱动电流，以此极大地提高半导体器件的性能。

目前，采用嵌入式锗硅（Embedded SiGe）或/和嵌入式碳硅（Embedded SiC）技术，即在需要形成PMOS区域的源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS器件的源区和漏区，在NMOS区域的源区和漏区的区域先形成碳硅材料，然后再进行掺杂形成NMOS器件的源区和漏区；形成所述锗硅材料是为了引入硅和锗硅（SiGe）之间晶格失配形成的压应力，以提高PMOS器件的性能。形成所述碳硅材料是为了引入硅和碳硅（SiC）之间晶格失配形成的拉应力，以提高NMOS器件的性能。

嵌入式锗硅和嵌入式碳硅技术的应用在一定程度上可以提高半导体器件的载流子迁移率，但是在实际应用中发现，半导体器件中的载流子迁移率增加的程度有限，半导体器件的驱动电流不能得到有效的提高。

发明内容

本发明解决的问题是提供一种优化的半导体器件的形成方法，增加作用于半导体器件沟道区的应力大小，从而提高半导体器件的载流子迁移率，进而提高半导体器件的驱动电流。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供具有隔离结构的半导体衬底；在所述相邻隔离结构间的半导体衬底表面形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽，且位于隔离结构附近区域的凹槽暴露出隔离结构的部分侧壁；采用外延工艺形成填充所述凹槽的应力层，且所述应力层形成后，凹槽靠近隔离结构侧壁区域具有空隙；形成填充满所述空隙的填充层。

可选的，所述空隙的底部在隔离结构侧壁和凹槽交界处，离所述交界处越远，空隙的宽度越大。

可选的，所述填充层的材料为多晶硅、锗化硅或碳化硅。

可选的，形成填充满所述空隙的填充层，工艺步骤为：形成覆盖所述栅极结构侧壁和顶部以及空隙表面的厚膜，且所述厚膜填充满所述空隙；对除位于空隙处以外的厚膜进行回刻蚀工艺，形成填充满所述空隙的填充层。

可选的，所述厚膜的厚度为50埃至300埃。

可选的，采用化学气相沉积工艺形成所述厚膜。

可选的，所述化学气相沉积工艺的具体参数为：向反应腔室内通入硅源气体，所述硅源气体为硅烷或乙硅烷，其中，硅源气体流量为10sccm至500sccm，反应腔室压强为10托至200托，反应腔室温度为600度至800度。

可选的，采用湿法刻蚀或干法刻蚀进行所述回刻蚀工艺。

可选的，所述湿法刻蚀的刻蚀液体为氨水或四甲基氢氧化铵溶液。

可选的，所述干法刻蚀的刻蚀气体为HCl、HBr、CF₄、CH₂H₂、CHF₃或SF₆。

可选的，所述隔离结构的材料为SiO₂。

可选的，在所述填充层形成后，还包括步骤：对所述半导体衬底进行退火处理。

可选的，所述退火处理为毫秒退火、尖峰退火或浸入式退火。

可选的，所述退火处理为毫秒退火，所述退火处理的具体工艺参数为：退火温度为1000度至1350度，退火时长为0.1毫秒至5毫秒；所述退火处理为尖峰退火，所述退火处理的具体工艺参数为：退火温度为900度至1200度；所述退火处理为浸入式退火，所述退火处理的具体工艺参数为：退火温度为500度至1000度，退火时长为10秒至300秒。

可选的，所述应力层的材料为SiGe或SiC。