[发明专利]鳍式场效应晶体管及其形成方法、半导体器件

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管及其形成方法、半导体器件。

背景技术

在半导体技术领域，随着集成电路的特征尺寸不断减小，以及对集成电路更高信号传递速度的要求，晶体管需要在尺寸逐渐减小的同时具有更高的驱动电流。为顺应这种要求，现有技术提出了鳍式场效应晶体管。

鳍式场效应晶体管（FinFET）包括：位于基底上的鳍部；横跨鳍部的栅极；位于栅极两侧鳍部中的源极、漏极，源极与栅极之间、漏极与栅极之间相互隔开。相比于CMOS晶体管，鳍式场效应晶体管为位于基底上的类似立体结构，它的特征尺寸更小，更能满足高集成度的要求。而且，鳍式场效应晶体管的栅极与鳍部的上表面相对，栅极与鳍部的两个相对的侧壁表面也相对，则在工作时，与栅极接触的鳍部的上表面和两个相对的侧壁表面均能形成沟道区，这提升了载流子的迁移率。

由于鳍式场效应晶体管的诸多优点，对其形成方法也得到越来越多研究。

下面，简单介绍现有的具有金属栅极的鳍式场效应晶体管的形成方法：

参照图1，提供基底10，在基底10上形成有绝缘层20，在绝缘层20上形成有鳍部30，绝缘层20起到绝缘隔离作用；

参照图2，在绝缘层20上形成多晶硅层40，位于绝缘层20上的多晶硅层40上表面高于鳍部30上表面；

参照图3，化学机械研磨（Chemical Mechanical Planarization，CMP）多晶硅层40，使得多晶硅层40上表面光滑、平坦，对多晶硅层40进行CMP也用于调节多晶硅层40的高度，对应地，实现对金属栅极高度的调整；

参照图4，对多晶硅层40（参照图3）进行图形化，形成横跨鳍部30的多晶硅层作为伪栅极41，之后，在伪栅极41两侧的鳍部中分别进行离子掺杂，在鳍部两端分别形成源极、漏极（未示出）；

参照图5，在绝缘层20上形成层间介质层50，层间介质层50上表面与伪栅极上表面基本持平；之后，去除伪栅极形成伪栅沟槽，在伪栅沟槽中填充金属栅极42。

但是，使用现有技术形成的鳍式场效应晶体管的性能不佳。

发明内容

本发明解决的问题是，使用现有技术形成的鳍式场效应晶体管的性能不佳。

为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，该鳍式场效应晶体管的形成方法包括：

提供基底，在所述基底上形成有伪栅极；

在所述伪栅极两侧的基底中形成源极、漏极；

在所述基底上形成层间介质层，所述层间介质层上表面与伪栅极上表面持平；

去除所述伪栅极，在所述层间介质层中形成伪栅沟槽；

对所述伪栅沟槽底部的基底部分进行图形化，在所述源极与漏极之间形成鳍部，所述鳍部两端分别连接源极、漏极；

在所述伪栅沟槽中形成横跨鳍部的高K栅介质层和位于高K栅介质层上的栅极。

可选地，所述伪栅极的形成方法包括：

在所述基底上形成伪栅极材料层；

对所述伪栅极材料层进行图形化，在所述基底上形成伪栅极。

可选地，所述伪栅极的材料为多晶硅或无定形碳。

可选地，在形成所述伪栅极之前，在所述基底上形成掩模线，所述掩模线覆盖源极、漏极位置的基底部分，和覆盖源极、漏极之间的基底部分，所述伪栅极横跨掩模线。

可选地，所述基底为绝缘体上硅基底，所述绝缘体上硅基底包括底部硅层、位于所述底部硅层上的绝缘层和位于所述绝缘层上的顶部硅层；

所述源极、漏极位于所述伪栅极两侧掩模线下的顶部硅层中；

对所述伪栅沟槽底部的基底部分进行图形化的方法包括：以所述层间介质层和掩模线为掩模，刻蚀伪栅沟槽底部未被掩模线覆盖的顶部硅层部分，至暴露绝缘层，伪栅沟槽底部掩模线下的剩余顶部硅层作为鳍部。

可选地，在形成所述鳍部后，使用氢等离子体，或使用氢等离子体和氮等离子体刻蚀鳍部侧壁，去除所述鳍部侧壁的凸部，所述凸部是在刻蚀伪栅沟槽底部的未被掩模线覆盖的顶部硅层过程中形成。

可选地，对氢气进行等离子体化形成氢等离子体；

对氢气进行等离子体化的功率范围是1W～500W；在刻蚀鳍部侧壁过程中，射频频率范围是2MHz～100MHz；氢气的流量范围是10sccm～500sccm。

可选地，在形成所述源极、漏极之前，在所述伪栅极两侧形成第一侧墙。

可选地，在形成所述鳍部后，在所述第一侧墙下的基底侧壁形成第二侧墙。