[发明专利]可以免于使用部分脉冲的转换器

说明书

技术领域

本发明涉及一种转换器，特别涉及一种可免于使用部分脉冲的转换器。

背景技术

图1绘示了公知技术的转换器100的方块图。如图1所示，转换器100包含串接的多个转换级(shifting stage)101、103以及105。转换级101会依据外部时钟信号CLKE(也称作自由运行(free running)时钟信号)来采样指令信号CMDΦ。然而，假如所有转换级使用外部时钟信号CLKE来采样指令信号，则外部时钟信号源就必须驱动大负载，因而需要高电力供应。

因此，转换器100可还包含指令触发时钟信号产生电路(command triggering clock signal generating circuit)107，以产生指令触发时钟信号CLKC(也称作本地(local)时钟信号)。当指令信号(像是此实施例中的CMDΦ)抵达时，会产生指令触发时钟信号CLKC。指令触发时钟信号CLKC不会一直运作，但是会在指令信号于所述多个转换级之间进行转换的期间保持运作。在图2的例子中，位在转换级101之后的所述多个转换级，也就是说，转换级103和105，都是使用触发时钟信号CLKC来采样从先前的转换级所输出的指令信号。

然而，指令触发时钟信号CLKC可能会具有「部分脉冲(partial pulse)」的问题。图2绘示了应用于图1中的转换器的外部时钟信号CLKE与指令触发时钟信号CLKC的示意图。如图2所示，由于外部时钟信号CLKE与指令信号CMDΦ所具有的不同路径，指令触发时钟信号CLKC的第一脉冲P1可能会具有不完整的脉冲宽度(un-complete pulse width)，这样的情形被称作「部分脉冲」。假如使用这样的部分脉冲来采样指令，则转换级可能会进入不稳定状态，导致在此转换级的输出端的不可预测行为，假如发生这不可预测行为的话，则转换链(shift-chain)会产生错误并造成指令失败(command-fail)。

图3绘示了图1所示的例子中的时钟信号与指令信号之间的关系的示意图。通过图3可更清楚地了解上述「部分脉冲」的问题。如图3所示，使用了外部时钟信号CLKE的上升缘edl来采样指令信号CMDΦ以产生指令信号CMD1的高水平。在普通情形中，指令信号CMD2应该通过指令触发时钟信号CLKC的上升缘ed2对指令信号CMD1采样而在时间T1出现，然而，由于指令信号CMD1是由部分脉冲P1的上升缘ed3所采样，故指令信号CMD2的高水平会出现在错误的时间T2，因而产生错误的指令信号CMD2，并且使得依据指令信号CMD2所产生的其它指令信号也会有误。

发明内容

本发明的目的之一在于公开一种在指令触发时钟信号可能具有部分脉冲时不使用指令触发时钟信号的转换器。

因此，本发明的一实施例公开了可以免于使用部分脉冲的转换器，其包含：至少一转换级，用以依据一指令信号接收一外部时钟信号或一指令触发时钟信号以产生采样信号；以及一指令触发时钟信号产生电路，用以依据所述指令信号来产生所述指令触发时钟信号。假如所述指令触发时钟信号可以在所述转换级产生所述采样信号的一周期时段具有一部分脉冲，则所述转换级会使用所述外部时钟信号来产生所述采样信号但不会使用所述指令触发时钟信号来产生所述采样信号。

本发明的另一实施例公开了一种可以免于使用一部分脉冲的转换器，其包含：一第一转换级，用以使用一外部时钟信号来采样一指令信号以产生一第一采样指令信号；一第二转换级，用以使用一外部时钟信号来采样所述第一采样指令信号以产生一第二采样指令信号；一第三转换级，用以依据所述第二采样指令信号来使用一指令触发时钟信号以产生一第三采样指令信号；以及一指令触发频率产生电路，用以依据所述指令信号产生所述指令触发时钟信号。

基于上述实施例，由于在指令触发时钟信号可能具有部分脉冲的周期期间不会使用指令触发时钟信号来采样指令信号，因此转换器可免于使用部分脉冲来错误地采样指令信号。

附图说明

图1是公知技术的转换器的方块图。

图2是应用于图1中的转换器的外部时钟信号CLKE以及指令触发时钟信号CLKC的时序图。

图3是图1中所示的例子中的时钟信号与指令信号之间的关系的时序图。

图4是依据本发明的一实施例的转换器的方块图。

图5是应用于图4中的转换器的外部时钟信号CLKE以及指令触发时钟信号CLKC的示意图。

图6是图4中所示的实施例中的时钟信号与指令信号之间的关系的时序图。